本帖最后由 alien2006 于 2015-4-26 15:31 编辑
接下在手工估算的基础上进行更准确的SPICE仿真分析
通常前级采用一个运放单元进行放大,增益是1000倍,仿真可以看出在信号源内阻为0的情况下,10Hz带宽下输出噪声水平是31.4uVrms,大约210uVp-p的样子。(OPA2188的SPICE仿真宏模型内容还是比较准确的,根据后面实测,仿真值跟真实测试是非常接近的)
这个电路继续进行稳定性分析,增益很高,相位余量超过70度
稳定,妥妥地没问题。
不过这个还不够好,通常低噪声电流的运放,输入噪声电压都在200nV以上,不过还有个办法可以降低这个输入电压噪音,就是采用运放并联**,呵呵。理论上输入噪声电压可以降低为运放单元个数的平方根倍,代价是噪声电流也会相应增大,消耗更多的单元和电力。
继续进行采用2个运放单元同相放大器并联结构输入级的仿真,电路如下:
正好是OPA2188双运放,两个并联起来充分利用,后面采用OPA2277双运放多出来的一个单元接成一个反相放大加法器。这样总体的增益变成了
GAIN = 1000 *2 *10 = 20,000倍,输出噪声为443uVrms ,折合2.92mVpp
再继续推算 等效输入噪声 2920uVpp / 20,000倍 = 146nVpp
够刺激了
|