刚在国家计量院做了一个脉冲群和静电

EFT的干扰信号是相对于大地的，所以从这个意义上，在L、N间的时候说不上是差模还是共模，选择L的时候，相当于在L相和大地之间施加EFT信号，选择N的时候同理。<br /><br />在做IO端口的时候，也是如此，所以相对于大地来讲，那就是差模，相对于你的接线来讲，就不好说了……<br /><br /><br />呵呵，我现在只有射频干扰做不了~~

  

只有用耦合夹的时候，才可以两根线一起夹进去，如果你是24VDC电源，那只能用耦合夹做，但并没有规定两根电源线一起放进去，所以按照我的理解，两根线一起做和单根线分开做都必须通过才算合格。

&nbsp;看样子国家计量院一点都不专业啊，还是换个地方再做

  

个人看法：稳压管属于慢速的器件，对快速信号的防护形如虚设！<br /><br />我觉得应考虑尽量在电源入口处将一切干扰滤除......

&nbsp;稳压管确实比较慢，再在GS极直接并联一个TVS是不是应该有效果呢？

  

不过看你的MOSFET那似乎少了些R、C，对于EFT干扰信号来说，多数情况下，小电容就能滤掉不少。<br /><br />另：10欧电阻能不能去掉或者换成电感？！

方便把整个电源部分的电路贴出来看看吗？

&nbsp;这个图很简单，主要是做一个过流保护用的；<br />yewuyi&nbsp;,那个10欧的电阻是采样电阻，所以不能换成电感之类的东西。<br />&nbsp;对于这个电路，在MOSFET的GS极加一个TVS是不是就可以了呢？加RC之类的怎么加？会不会影响过流保护的灵敏度？<br />&nbsp;

嘿嘿，似乎不通……

Q2作为负极的开关管,<br /><br />&nbsp;刚才算了一下，加TVS不可行！因为TVS漏电流较大5uA，乘以3M的电阻，那3M电阻上就有15V的压降，如果输入为15V的话mosfet根本就不能导通啊，晕～<br />&nbsp;如何是好？在GS间加一个电容？&nbsp;

  

&nbsp;偶没接地<br />

音乐乐乐&nbsp;发表于&nbsp;2008-7-29&nbsp;11:10&nbsp;技术交流&nbsp;←返回版面&nbsp;&nbsp;&nbsp;&nbsp;<br /><br />37楼：&nbsp;打脉冲群的时候外壳接地和不接地区别大不？&nbsp;<br /><br />&nbsp;偶没接地<br />&nbsp;<br />&nbsp;<br /><br /><br />影响大不大和设计有关，两种测试无本质区别，测试的时候，测试单位是按照你的技术要求接线的，测试设备是必须接地的，被测设备按照你的要求连接，但一般从设计角度讲，只要没通过就视做不合格，不管接地还是不接地。<br /><br />你的图纸俺看着不通，嘿嘿，L1、L2干什么？V2接在控制端？至于‘因为TVS漏电流较大5uA，乘以3M的电阻，那3M电阻上就有15V的压降，如果输入为15V的话mosfet根本就不能导通啊’不知道你从那捣鼓出来的结论？！

&nbsp;没接地8KV一打就OVER了，接地的怎么打都没事。<br /><br />L1和L2是磁珠，<br />V2是接在电源输入端（通过两个磁珠）；<br /><br />我说的漏电流是这样的：假设在MOSFET的GS端并联一个TVS，其漏电流为5uA，输入15V，&nbsp;在R2上的压降就是看15V，这样到了MOSFET的GS电压就是0V了，MOSFET没法导通

1、压敏电阻两端能并电容么？输入电压是不是回不停的变化？还是一个稳定的直流？如果是稳定的直流就应该考虑并电解电容和CBB，如果不是，可考虑只并CBB高压或者干脆并安规；<br /><br />2、电路中的稳压管两端并个电容好象也没问题吧，影响点打开速度而已...

&nbsp;恩，稳压管两端并联个小电容可以考虑,<br />不过干扰还有一个回路，假设V+有一个正脉冲，TVS&nbsp;V1被击穿，导致R5右端的电压远高于左端，即可能S端电压远高于G端？&nbsp;

呵呵，俺家很多都塑料壳体，没有接地端子，ESD打的时候也见过OVER，别说是8KV，15KV也no&nbsp;problem<br /><br />所以，别指望必须通过接地才能解决问题，为了混检测证书还行，为了对产品有个交代，请千万别弄这体质不良的东东。。。<br /><br />