altera的FPGA的pll 模块不能正常工作，求解

登录 · 发表于 2015-7-13 10:24

新做了一块fpga板子，板卡可以正常下载程序，也可以正常工作，但是当调用fpga上的pll时，pll的时钟波形输出不正常，我测量了pll的供电电压为2.5v，我晶振供电电源为3.3v，用示波器测量了晶振频率，为12M方波，用pll将12M时钟倍频为60M时钟后，测量输出频率，非常不正常，周期为几微妙同时还夹杂着貌似干扰信号，具体pll输出测量信号如下图所示（注，程序只是程序没有其他模块部分，初步考虑为硬件问题，求大虾）

发表于 2015-7-13 21:44

再焊个板子看看

发表于 2015-7-24 16:33

解决了吗？地信号检查了吗

发表于 2015-7-31 19:38

pll_ref 10K接地了吗？这问题我之前遇过

[FPGA] altera的FPGA的pll 模块不能正常工作，求解

本帖子中包含更多资源

相关帖子

浏览过的版块

以坛为家

技术奇才奖章

涓涓之细流

社区建设奖章

欢快之小溪

技术导师奖章

技术新星奖章

缘定三生

技术高手奖章