STM32F103ZET6的总线真乱呀！哈哈！

发表于 2008-12-25 11:03

大家有同感？

发表于 2008-12-25 11:18

发表于 2008-12-25 11:47

外扩IS61LV25616，和NAND ,咋样放，布线更合理一些？我现在把IS61LV25616放在STM32F103ZET6的背面了！

发表于 2008-12-25 11:52

不过比NXP强点。

发表于 2008-12-25 11:54

引脚乱还罢了，
问题是这组IO占几个，那组IO占几个的，剩下的都没个完整的组了

真不知ST为什么要这样设计

发表于 2008-12-25 12:03

我用的是VCT6和IS61LV25616还有一个100脚的CPLD，画起来没感觉太乱

发表于 2008-12-25 12:15

下图是STM32的36、48、64和100脚封装的管脚分布图，图中蓝色线是GPIO管脚，红色线是电源和地线，粉色线是特殊管脚；而且管脚多的封装中，多出来的管脚的方位与管脚少的封装中那些相同管脚，不会互相交叉，这样非常有利于设计人员重新设计升级产品。从图中可以看出，STM32的管脚利用率是非常高的，80%的管脚都可以作为GPIO端口。

144脚的封装与100脚的封装，依然有这样的对应关系。

5楼说的“这组IO占几个，那组IO占几个的，剩下的都没个完整的组了”，是因为这个兼容的原因。明白了这一点，你就不会感觉乱了，而且还会欣赏这样的布局;-)

发表于 2008-12-25 22:14

确实够乱的

发表于 2008-12-26 09:32

发表于 2010-1-4 10:53

请问“老狼”朋友，能不能把你的zet6的原理图封装给我一份啊？谢谢了
我邮箱：liuzuange@163.com.

发表于 2010-1-4 14:19

恩，感觉挺乱的，连存储器的线这一条那一条的。

发表于 2010-1-5 11:00

还好吧

发表于 2010-1-5 14:14

总线确实有点乱，布线不好布
不过关系不大

发表于 2010-1-5 15:51

我也不这么看，感觉还是蛮有条理的

发表于 2010-1-5 16:25

走线走的还蛮好的，有条理

发表于 2013-4-29 09:41

好奇怪我的图都是按红牛板资料画的，由于有些功能不要用到，只留了ST和IS，为什么连下载都不能呀。。。救救我

发表于 2013-4-29 09:46

图

发表于 2013-4-29 10:10

理清了也就不乱了

发表于 2013-4-29 10:22

还好，没那么乱

发表于 2013-4-29 10:35

LZ需要理清头绪

STM32F103ZET6的总线真乱呀！哈哈！

相关帖子

我不这么看，哈哈

那就给点建议！

是比较乱。

爱啊，我也觉得好乱啊...

没感觉太乱呀

STM32各种封装之间的管脚功能是互相兼容的

确实够乱的

保证这种兼容性还真不容易

浏览过的版块

技术奇才奖章

缘定三生

精英会员奖章

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

终身成就奖章

无冕之王奖章

湍急之河流

精华达人奖章

涓涓之细流

经常做客

技术高手奖章

希望之星奖章

甘甜之泉水

技术新星奖章