DFB的模块结构 -- 数据通道

数据通道DP指的是DFB的数值计算单元。DP单元绝大部分支持24位的数据宽度。DP的数据RAM，复用开关，ALU，移位寄存器和rounder（舍入器）都是24位宽度的。
       如下图所示，DP结构由两个128x24的单端口RAM（RAMA和RAMB构成）。
        RAM能从总线或者数据通道输出（反馈）。在DFB控制器的控制下，这些RAM保持带有宽度和位置信息的数据和系数。

结构图

DP单元包含一个优化的ALU，支持加、减、比较、门限、绝对值、抑制、饱和等其它功能。
除了DP RAM的地址之外，DP单元完全被来自DFB的7个控制域（来自DP_CTRL控制总线总共18位）控制，下表给出了这些控制位的含义。

1）Round模式-在该模式下，表示将DP输出结果四舍五入到16位值。
       2）Saturation模式-任何算术操作产生超过24位基2的补码数将被转换到最大正数或负数。 乘加功能使用两个24位的有符号的数，计算得到48位
的有符号的数，然后加一个48位的值((a*b)+c)。
       累加器由一个48位的寄存器、乘法器和累加器构成。这两个功能和一些控制逻辑构成了MAC。
       基于来自控制器的操作码(mac_op)，清除累加器，保持当前的值，加载ALU的输出或者累加。

DFB通过使用两个地址计算单元ACU来支持有限形式的地址产生。它也支持复杂的分支来支持IIR滤波。
ACU能保存和恢复状态，地址以n递增，标记一个可编程停止计数和其它功能。使用下面的寄存器：

DFB模块有一个32位的高级高性能总线AHB-Lite从总线接口。对这个32位总线来说，存在这样一个事实，即DFB的RAM是24位的，大多数到DFB的总线传输都是24位的。         DFB有一个扩展的控制和状态寄存器（Control and Status Register,CSR）集，这个CSR集通过系统总线在任何时间进行访问CSR。包含CSR位信息的寄存器通过地址映射作为32位的寄存器（低字节有效）。这个范围对8位和32位访问都是适合的。