各位达人好,我是刚开始学VHDL的小菜鸟,有个问题不会,求助ING

我才开始用MAXPLUSII这个软件,是最新版本的,所以就输入了如下代码小弑牛刀:<br /><br />library&nbsp;IEEE;<br />USE&nbsp;IEEE.STD_LOGIC_1164.ALL;<br /><br />ENTITY&nbsp;mux&nbsp;IS<br />PORT&nbsp;(d0,d1:&nbsp;IN&nbsp;BIT;<br />&nbsp;&nbsp;sel:IN&nbsp;BIT;<br />&nbsp;&nbsp;q:OUT&nbsp;BIT);<br />END&nbsp;mux<br /><br />ARCHITECTURE&nbsp;dataflow&nbsp;OF&nbsp;mux&nbsp;IS<br />BEGIN<br />q=(do&nbsp;AND&nbsp;sel)OR(NOT&nbsp;sel&nbsp;AND&nbsp;d1);<br />END&nbsp;dataflow<br /><br /><br />当我CHECK的时候,程序显示有一个错误:Expected&nbsp;ASSERT,CONSTANT,DEFINE,DESIGN,FUNCTION,IF,&nbsp;OPTIONS,PARAMETERS,SUBDESIGN,OR&nbsp;TITLE&nbsp;but&nbsp;found&nbsp;a&nbsp;symbolic&nbsp;name&nbsp;&quot;library&quot;<br /><br />这个是什么错误啊,我不知道该怎么改正,请达人们赐教<br />

q&lt=(do&nbsp;AND&nbsp;sel)OR(NOT&nbsp;sel&nbsp;AND&nbsp;d1);

谢谢兄弟帮忙,但是那个错误还有~

两个END后要有　；<br />q&lt=(do&nbsp;AND&nbsp;sel)OR(NOT&nbsp;sel&nbsp;AND&nbsp;d1);这句你把d0写成了do<br /><br />改成这样就行<br />library&nbsp;IEEE;<br />USE&nbsp;IEEE.STD_LOGIC_1164.ALL;<br /><br />ENTITY&nbsp;mux&nbsp;IS<br />PORT&nbsp;(d0,d1:&nbsp;IN&nbsp;BIT;<br />&nbsp;&nbsp;sel:IN&nbsp;BIT;<br />&nbsp;&nbsp;q:OUT&nbsp;BIT);<br />END&nbsp;mux;<br /><br />ARCHITECTURE&nbsp;dataflow&nbsp;OF&nbsp;mux&nbsp;IS<br />BEGIN<br />q&lt=(d0&nbsp;AND&nbsp;sel)OR(NOT&nbsp;sel&nbsp;AND&nbsp;d1);<br />END&nbsp;dataflow;