怎样封装verilog程序？

发表于 2016-4-1 08:36

自己开发一个仪器，用Cyclone4系列的FPGA器件实现数据采集和信号处理。我想保护自己的代码，只是提供一个IP形式的封装模块给别人，别人不能知道如何实现的细节。不知能否实现？怎样实现？求教大家，谢谢。

发表于 2016-4-1 09:08

网表啊大哥，第一天学习fpga啊

发表于 2016-4-1 17:23

feihufuture 发表于 2016-4-1 09:08
网表啊大哥，第一天学习fpga啊

不算第一天做，已经做了几个月了！
以前没有注意这个问题，现在快做完了，想起来了。

发表于 2016-4-4 10:49

这个问题我也想问，好问题

[Quartus] 怎样封装verilog程序？