【sram】请教IS61LV25616的No.4 Back to Back 写操作时序

【sram】请教IS61LV25616的No.4 Back to Back 写操作时序

时序如附件：

请教back to back write是否就是连续写？
具体应用：
有大量数据要读/写sram，sram有否块操作？
若没有块操作，4个写操作时序，哪个更快一点？

谢谢指点，不胜感激！

看上图，应该不是连续写的。如果是连续写的话，只设置一个起始地址，不停的写数据就可以了，上图还需要重新设置新的地址。肯定是连续写那样快么。

xyz549040622 发表于 2016-5-1 09:00
看上图，应该不是连续写的。如果是连续写的话，只设置一个起始地址，不停的写数据就可以了，上图还需要重新 ...

那么搞这么多个写操作，意义何在？首先肯定一点，LB和UB分开写，是有意义的。至于其他的，哪个signal来控制，有何区别呢。

或者我不用去管其意义，只需要找到速度最快的方法即可。目前似乎没头绪。特此请教，谢谢大侠指点！

threetigher 发表于 2016-5-1 22:53
那么搞这么多个写操作，意义何在？首先肯定一点，LB和UB分开写，是有意义的。至于其他的，哪个signal来控 ...

你用哪个速度快，就用哪个就可以了。因为有时候你写，不是连续地址写的，所以只能是用地址+数据的写法了。

xyz549040622 发表于 2016-5-2 08:29
你用哪个速度快，就用哪个就可以了。因为有时候你写，不是连续地址写的，所以只能是用地址+数据的写法了 ...

如果是连续地址空间（持续重写覆盖，上电就开始不断采集图像数据），怎么做比较省时间？谢谢大侠！