飞思卡尔 HCS12内核

登录 · 发表于 2016-5-28 23:00

飞思卡尔的HCS12内核是 CISC 复杂指令集
这样的情况下，一个指令要多个周期完成。这样的话一条指令在执行的过程中是否会被中断打断呢。

发表于 2016-5-28 23:06

各个指令的周期不一样，有单周期的，也有12个周期的记得
中断的时候会被打断，而且大RAM的芯片出现Page RAM访问出错的情况
是由于中断返回不会恢复Page RAM的寄存器，所以中断处理要避免操作Page RAM

发表于 2016-5-28 23:20

aundry 发表于 2016-5-28 23:06
各个指令的周期不一样，有单周期的，也有12个周期的记得
中断的时候会被打断，而且大RAM的芯片出现Page RAM ...

非常感谢，这么晚还回复。

发表于 2016-5-29 06:49

一般不会打断，即使打断，也不会出问题，内核会处理这些最基本的指令的完整性的

发表于 2016-5-29 13:18

ayb_ice 发表于 2016-5-29 06:49
一般不会打断，即使打断，也不会出问题，内核会处理这些最基本的指令的完整性的 ...

我是有一个赋值。其中他是2个指令周期。我怕中间被中断打断后，造成值的变化。比如a =m m从中断中得到的。

发表于 2016-5-29 15:59

tao180539 发表于 2016-5-29 13:18
我是有一个赋值。其中他是2个指令周期。我怕中间被中断打断后，造成值的变化。比如a =m m从中断中得 ...

几乎没有所有指令都是一个周期的mcu

你这根本不是问题，不会出现你担心的问题