关于运放SR和GBW

如图，是一个高速运放的芯片资料，SR那里，后面的cinditions,VS=+3.3v，G=+2，2.5VOTPUTSTEP
是什么意思呢？
是不是只有在放大倍数是2的是时候他的SR才是55V/us呢？
我想知道这个芯片放大倍数是10的时候的SR，应该怎么算了？
请各位老师指点，谢谢

“如图，是一个高速运放的芯片资料，SR那里，后面的cinditions,VS=+3.3v，G=+2，2.5VOTPUTSTEP是什么意思呢？”

测试条件。

“是不是只有在放大倍数是2的是时候他的SR才是55V/us呢？”

至少是在这个条件下所测得的。

“我想知道这个芯片放大倍数是10的时候的SR，应该怎么算了？”

这需要按特定条件测试。

不懂就别吱声！打马虎眼功夫也太强了！

人家楼主问题是，如何根据G=2的Sr，推算G=10时的SR!
他叫人家去测？！牛头马嘴！

xukun977 发表于 2017-2-16 14:27
不懂就别吱声！打马虎眼功夫也太强了！

人家楼主问题是，如何根据G=2的Sr，推算G=10时的SR!

那应该怎么算呢？

sioc10jq 发表于 2017-2-16 15:03
那应该怎么算呢？

那估计这不能推算，只能测

这个计算放大倍数是10的时候，sr小也没事，那你还想多大

运放压摆率是固定不变的。不同的测试电压，得出的数字不同而已。厂商的数字游戏！

renxiaolin 发表于 2017-2-16 15:15
这个计算放大倍数是10的时候，sr小也没事，那你还想多大

我需要至少45V/us

sioc10jq 发表于 2017-2-16 15:03
那应该怎么算呢？

分立件设计工程师，老是会以为SR跟增益带宽等参数一样，是运放内部参数，其实不是的，SR还跟反馈结构有关！
嫌计算麻烦，就用常规的功率带宽积估吧！

captzs 发表于 2017-2-16 15:35
运放压摆率是固定不变的。不同的测试电压，得出的数字不同而已。厂商的数字游戏！ ...

我想把一个1Mhz,3V的方波，经过这个运放放大10倍，输出不会失真么？

xukun977 发表于 2017-2-16 15:47
分立件设计工程师，老是会以为SR跟增益带宽等参数一样，是运放内部参数，其实不是的，SR还跟反馈结构有关 ...

不嫌麻烦，我是不知道该怎么算

sioc10jq 发表于 2017-2-16 15:41
我需要至少45V/us

那差不多够用，如果这个是典型值！

具体电路中，运放最大输出电流指标手册是有的，等效负载电容可以计算的，这个I/C是知道的，这个不能太接近运放手册中的SR，不然估算就不准了。

xukun977 发表于 2017-2-16 15:53
那差不多够用，如果这个是典型值！

具体电路中，运放最大输出电流指标手册是有的，等效负载电容可以计算 ...

您能教我一下具体怎么估算么？谢谢了

sioc10jq 发表于 2017-2-16 15:48
我想把一个1Mhz,3V的方波，经过这个运放放大10倍，输出不会失真么？

1，矩形波用运放放大的思路不可取，应考虑比较器。
2，以矩形波重复频率去选择运放压摆率是错误的，应该用斜率。频率1KHz和1MHz的矩形波，如果斜率一样，不失真传输要求的压摆率是一样的。

sioc10jq 发表于 2017-2-16 15:48
我想把一个1Mhz,3V的方波，经过这个运放放大10倍，输出不会失真么？

阶跃响应前半段，受限于SR，后半段受限于GBW和相位余度！
所以别单看这一个指标！
分立件设计师主要关注两个指标，SR和GBW！

SR跟满功率带宽（FPBW）密切相关，
FPBW=SR/2paiAmax   Amax 运放能输出的最大值，满功率值。
关于FPBW定义：将运放接成特定增益闭环电路（一般1），连接特定负载，输入加载正玄波，输出为指标规定的最大输出幅度，此状态下，不断增大输入信号频率，直到输出出现因压摆率限制产生的失真为止，此频率为满功率带宽。
一般会比GBW小不少

sioc10jq 发表于 2017-2-16 15:56
您能教我一下具体怎么估算么？谢谢了

晕，这得码多少字？
不过我可以把参考书拍照传上来，了解一下还是有好处的。

LZ：

看了那么多，你知道如何计算了吗？

再给个实际数据手册中的数据：



不知道器件结构，更别说是具体内部参数了。如此前提下妄谈计算，忽悠而已！

猪头，哪款运放没有原理简图？
计算SR，必须知道I和C？