[求助]

麻烦大家看一下：
功能仿真时为什么出错：
[img]file:///C:/DOCUME~1/ADMINI~1/LOCALS~1/Temp/%O)G96M%H7[~UX4XZLDR(@A.jpg[/img]

出现Error parsing XML file D:\my documents\Fpga临时文件\led\stimulus\led.hpj

HDL程序为：

// First.v

module LED(
               clk-48M,         
               RSTn,      
               LED      
          )；
input       clk48M;
input       RSTn;
output [3:0]        LED;
reg    [3:0]        LED;
reg    [22:0]       cout;
always@(posedge clk48M or negedge RSTn)
begin
        if(!RSTn)        
        begin
                LED<=4'h8;  
        count<<=23'h0;      
      end
      else
      begin
      count<=count+1;
      if(count==23'hff_ff_ff)
      begin
            LED<=LED>>1;   
            count<=0;
            if(LED==4'h0)   
            LED<=4'h8;
        end
    end
end
endmodule

工程文件不能有中文路径和空格