EMC检测，出来的图形越来越靠谱了！继续在线积累学习！

各位高手 分析一下，这样的测试图形，问题会出现在哪里呢？谢谢！

24V输入，280mA的输出，是LED恒流驱动。测试的结果是这样的波形，对这个真的不懂，请高手指点！谢谢！

你這個是EMC幅射測試不合格.
不過你最好把你的電路原理圖發出來看下.
如果你輸出沒有在共模電感的話,可以試著調整尖峰吸收電路及輸出RC吸收電路的參數.
再不然就調整變壓加屏蔽等方式.具體要實際去調試.
不過輸出加共模是肯定可以降下來的.
也可以在輸出加一個0.1UF的電容試下.可以下降幾個DB,但要全下來要調試.

太感谢 ruixue-16 您了！
目前我们的输出是没有共模电感的，那我们先试添加104，然后再考虑共模电感！
谢谢您的指点！:handshake

ruixue-16 您好，请问 EMC/EMI 屏蔽 都需用什么材料好啊？
谢谢！

EMC/EMI 屏蔽要有针对性，看是侧重于低频屏蔽还是高频屏蔽，是侧重于电场屏蔽还是磁场屏蔽，还是电和磁都要屏蔽。电场屏蔽要用良导体为好；磁场屏蔽要选用高导磁材料，高频屏蔽以全密封为好

对于低频磁场的屏蔽是最困难的一种。由于磁场的频率很低，对这种磁场的屏蔽尤感困难。最常使用的方法是，采用铁磁性材料将敏感器件包起来，利用铁磁性材料的高导磁率和低磁阻特性，对外界磁场的磁通起分路作用，使敏感器件周围的磁力线集中在屏蔽材料中，从而使屏蔽体内的磁场大大减弱，对敏感器件起到了屏蔽的作用。

有时候屏蔽效能不仅取决于屏蔽体的材料，而更重要的是取决于屏蔽体的结构

对于低频磁场的屏蔽是最困难的一种。由于磁场的频率很低，对这种磁场的屏蔽尤感困难。最常使用的方法是，采用铁磁性材料将敏感器件包起来，利用铁磁性材料的高导磁率和低磁阻特性，对外界磁场的磁通起分路作用，使敏感器件周围的磁力线集中在屏蔽材料中，从而使屏蔽体内的磁场大大减弱，对敏感器件起到了屏蔽的作用。

如果是幅射測試還不了,可以試著把CORE用自粘導電銅箔接地或接高壓測試一下.
也可以在初級繞組前後加線繞屏蔽或銅箔屏蔽.看哪一種效果好就采用那種工藝就行啦.
按正常來講你按我上次給你的整改方案是完全可以調整下來的.
沒有必要在變壓器上加成本啦!
EMC這東西說不準的,和你的LAYOUT和參數很大關系.基本上是靠經驗去積累的.

如果你这是在做EMC/EMI测试时的频谱仪扫频结果的话：

第一图在50M/60M/240M左右幅度超标，第二图在40M~70M内幅度超标

如果是传导测试超标，那么一般可通过改善LAYOUT和调整电路来解决，如果是在做辐射测试超标的话，那么一般可通过调整电路或施加适当屏蔽等等来解决。

俺对这个测试也不是很了解，坐等高手来讲解。

今天出去 测试回来了，准备上图 大侠ruixue-16 再帮我分析分析！

我加了共模电感，垂直方向 大幅下降了！

当我把 输出这样接共模电感后，测试图 如下面所示：

按如上接法以后的测试图：

因为问了一个高手  说 共模的输出电容接错了，后来换成这样！
但是 问题来了！见后面的测试图。

水平方向只剩一个点了，39.5DB，但是 垂直方向本来一直都很好的，结果30M 那边开始升高！难道这个共模电感 这样接 能影响到？不解！请大侠ruixue-16帮忙解释解释！谢谢！

问题再一起说明清楚：
    按图1接共模电感后，V方向 完全通过了（V_01)，H方向只剩两个点120M和200M左右的地方在43，45dB(H_01),
     更改了共模电感接法（图2）后，H方向两个点下来了（H_02)，不过191M那个位置没超，但是到了39.5dB，只有0.5DB的余量。以为问题解决了，结果再测一直都OK得V方向，结果如（V_02），30到45M之间开始升起来了！真是郁闷！
    由于预约时间严重超过，而且他们也快下班了，就没能再做测试！请大侠支招啊！谢谢了！
这个也是大家学习 和积累的时候啊！:handshake

11# yewuyi



我是在做EMC测试!辐射方面的！

期盼高手解答！

15搂中图上的C2和C3的取值应该一样，对称的。