帮我设计一个FIR,我出钱

现需要20hz--4000hz 带通滤波器，2048个点。Verilog HDL 语言编写。
请帮忙。

这个我能做，你给的参数不全，要线性相位的吗，在、衰减多少（-xxdb）带内波动小于多少。。。

这个用matlab的fdatool几分钟能搞定，软件直接生产HDL代码。

这个的确很容易，只要是现成的C model，用我们的工具几分钟搞定，sc/verilog/vhdl的都有

4# AutoESL 高层次综合自动化程度还是蛮不错的