Writing Successful RTL Descriptions in Verilog

This paper discusses a few techniques for writing successful RTL descriptions in Verilog While Verilog is the language used in the examples, some of the ideas are also applicable to other HDL languages, such as VHDL.

网上找的，感觉不错
没找到中文版本

顶一下

看英文版很痛苦啊

读不了英文版的基本不是高手
xilinx的资料基本都是英文的

不错   帮顶

不错,顶一个,不少源码分析的比较透彻

谢谢．又要辛苦了．唉，为毛是英文版呢？又一次的考验．

这么好的书，大家怎么不看呢

支持楼主

顶起来

看看，

顶起来