高手有木有，请教一下乘法运算的问题？

发表于 2011-7-27 17:08

想做一个扩频通信用的匹配滤波器，实现本地码与收到的AD采样数据相乘，
在verilog语言里可以直接相乘的：“c=a*b”；
在看一些例子的乘法运算使用了IP核（例如ISE里的Multiplier之类）
请问这两种方式有什么区别？
我首先要求运算速度块，其次是资源开销。请问采取哪种方式好？

发表于 2011-7-27 17:52

直接相乘,默认综合的时候,其实也是调用了一个DSP的IP, 就算你在综合的时候特别设置不调用IP,也会用逻辑资源来搭一个.使用IP核的话对于你的设计,特别是大一点的设计比较好,在优化以及位置等方面会好一点

发表于 2011-7-27 21:00

:)正如Xman说的，这个您试一下就知道了。

发表于 2011-7-28 09:59

你也可以自己设计下。用移位相加就行了。

发表于 2011-7-28 10:12

直接相乘就可以,
你需要多快?可以把a和b寄存一拍,把c也寄存一拍得到更快的速度

发表于 2011-7-28 15:04

我记得S3是250MHz

发表于 2011-8-1 10:39

最好是用IP核
其实你直接写乘也是用的IP核，但是不同在于有些FF没有使能，是单周期的，这样的话，就比较慢