[FPGA] Xilinx 可以定义一个全局变量嘛

[复制链接]
 楼主| tiantianlianxi 发表于 2018-8-31 14:41 | 显示全部楼层 |阅读模式
正在使用 Xilinx 的VC707 板子,工程包括发送端与接收端模块,我想根据接收端的结果实时 改变发送端某个变量的值,
请问 这样可行的嘛,需要怎么操作啊。

提前谢谢大家的帮助与解答
zhangmangui 发表于 2018-9-9 22:08 | 显示全部楼层
我觉得FPGA里面是最容易实现这些逻辑 的     对接收端的值进行比较判断
然后使能一个信号    输入端判断这个信号   有改动了读取新值 赋给就可以了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18

主题

98

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部