altium designer 18 层次原理图报错问题？

altium designer 层次原理图编译过程报错


设置是层次原理图模式

报这种错和警告
Class        Document        Source        Message        Time        Date        No.

[Error]        PID_SCH.SchDoc        Compiler        Duplicate Net Names Wire +5V        16:38:04        2018/10/29        1


Class        Document        Source        Message        Time        Date        No.

[Warning]        PID_SCH.SchDoc        Compiler        Nets Wire +5V has multiple names (Net Label +5V,Net Label +5V,Net Label AVDD1,Net Label AVDD1,Net Label AVDD2,Net Label AVDD2,Sheet Entry U_AD-AD_AVDD+5V(Passive),Sheet Entry U_AD_POWER_1-AD_AVDD+5V(Passive),Sheet Entry U_AD_Single-ended_to_difference-AD_AVDD+5V(Passive))        16:38:04        2018/10/29        17



两个不同原理图的使用同名net lable  会出现问题吗？
是不是每个原理图里面的netlable都要与其他的原理图里面的netlable不同名吗？
每个原理图里的netlable都是不需要与外部相连只在内部使用的。

1.用电源时，建议使用Power Port
2.想要让两个原理图中的相同NET LABEL相连，需要使用off sheet connector
3.建议同一个工程下，不想关的引脚不用同一个net label。就算在不同原理图中

不同图纸之间不允许用同一个net
不过如果不怕歧义，你可以把你发的第一个图里的“append sheet numbers to local nets”勾选上。

楼上说的很对，不同的NET一个工程里不能用一个名字，原理图互相连接可以用Port

mohanwei 发表于 2018-10-29 18:48
不同图纸之间不允许用同一个net
不过如果不怕歧义，你可以把你发的第一个图里的“append sheet numbers to  ...

我的模块间使用的是PORT，就像下面这样

然后这两个模块里面是这样




像这样也不行吗， 不是把项目配成         “Hierarchical“表层次式结构，这种情况下，Net Label，Port的作用范围是单张图纸以内  吗？