在生成pcb图时，erc检验错误，但能生成，怎么才能去掉

发表于 2011-10-7 13:19

在生成pcb图时，erc检验错误。我用单片机的io口连接rs232的9脚（output口）会出现这种情况，我把rs232的9脚改成passtive错误就没了。请问到底是怎么回事，那位指导下！

发表于 2011-10-7 15:27

自己先顶下。那位老哥指点下啊

发表于 2011-10-7 21:16

erc 错误只是一个设计提醒而已，如果你确认电路原理没错，可以不理会。
最好是能有针对性的把错误消除，优先考虑修改引脚属性，或放置“NO ERC”指示，或修改报告内容。

发表于 2011-10-8 10:53

output,passtive 主要目的是为了对原理图设计进行可靠的电气法则检查而设置的引脚属性。另外还有
input:输入引脚
io:双向引脚
output:输出引脚
opencollector:集电极开路引脚
passive:无源引脚
hz:高阻引脚
openemitter:发射极开路引脚
power:电源引脚

两个属性都为 input 或者 output 的引脚单独相连，ERC检查就会报错。
详细的规则, 请楼主再看看 protel 的书籍.

发表于 2011-10-12 17:21

4楼说得对，ERC只是电气检查，如不能两个输入端口相连或者两个输出端口相连，如果你能够确保你得原理设计没有问题，有些警告可以忽略。

发表于 2011-10-12 18:15

楼主找本PRETEL的书看看，以前碰到过，比较常见的问题

在生成pcb图时，erc检验错误，但能生成，怎么才能去掉

相关帖子

浏览过的版块

社区建设奖章

技术奇才奖章

欢快之小溪

七世轮回

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章