DSP数据缓冲，能否用SDRAM代替FIFO？

发表于 2020-1-17 21:22

发表于 2020-1-17 21:30

不行

发表于 2020-1-17 21:34

我有个问题，ADC或DAC和DSP相连接时，要注意什么问题？

发表于 2020-1-17 21:39

比如匹配问题，以保证A/D采样稳定或D/A码不丢失。

发表于 2020-1-17 21:41

1. 接口方式：并行／串行；2. 接口电平，必须保证二者一致。

发表于 2020-1-17 21:43

哦，多谢楼主，呵呵

发表于 2020-1-17 21:47

SDRAM与SRAM的区别是，在读写的时候，SDRAM的延时非常长，需要几个CLOCK。
并且中间需要刷新。

发表于 2020-1-17 21:50

在读写的时候，SDRAM的延时非常长，需要几个CLOCK。中间需要刷新。所以是不行的

发表于 2020-1-17 21:54

应该不可以虽然没做过但感觉二者之间有差别你可以在看看手册

发表于 2020-1-17 21:57

不行啊，绝对的

发表于 2020-1-17 22:01

这两个肯定是不能等同的

发表于 2020-1-17 22:05

SDRAM没有SRAM速度快吧

发表于 2020-1-17 22:07

肯定不可以吧？

发表于 2020-1-17 22:11

好的，我明天去单位试一下，多谢各位大侠了哈，结贴了先

发表于 2020-2-5 19:33

ROM,SDRAM,FIFO 该选哪个

发表于 2020-2-5 19:34

怎么确定FIFO的

发表于 2020-2-5 19:34

FIFO的深度是看你的应用需要的

发表于 2020-2-5 19:34

与外部的SDRAM连接，应该就不用FIFO了

发表于 2020-2-5 19:34

写SDRAM控制器？

发表于 2020-2-5 19:35

可以通过个FIFO IP 把8bits转成16bits

[MCU] DSP数据缓冲，能否用SDRAM代替FIFO？