21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › X家S6 输出时钟需要走全局时钟管脚吗？
返回列表 发新帖我要提问

X家S6 输出时钟需要走全局时钟管脚吗？

[复制链接]
 楼主| edacsoft 发表于 2012-2-2 13:44 | 显示全部楼层 |阅读模式
时钟, 管脚
输入时钟有要求，输出时钟呢？
回复 赏

举报

相关帖子
GoldSunMonkey 发表于 2012-2-2 15:51 | 显示全部楼层
:)XILINX不推荐这样做。

但是我可以给你说，输出可以不走。

但是最好能BUFG一下，然后再输出。
回复 赏

举报

GoldSunMonkey 发表于 2012-2-2 15:51 | 显示全部楼层
但是所有做法都不是XILINX推荐的做法。
回复 赏

举报

 楼主| edacsoft 发表于 2012-2-2 17:46 | 显示全部楼层
猴哥
XILINX推荐的做法是啥？
回复 赏

举报

GoldSunMonkey 发表于 2012-2-3 12:51 | 显示全部楼层
各走各的。
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

edacsoft

44

主题

246

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部