[FPGA] Cyclone_IV_器件中的时钟网络与PLL

[复制链接]
 楼主| gaochy1126 发表于 2021-4-30 16:48 | 显示全部楼层 |阅读模式
Cyclone_IV_器件中的时钟网络与PLL.pdf                     

介绍了 Cyclone® IV 器件系列中具有高级特性的层次时钟网络与锁相环 (PLL), 包括了实时重配置 PLL 计数器时钟频率和相移功能的详尽说明,这些功能使您能够扫 描 PLL 输出频率,以及动态调整输出时钟相移。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:这个社会混好的两种人:一是有权有势,二是没脸没皮的。

1148

主题

11651

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部
个人签名:这个社会混好的两种人:一是有权有势,二是没脸没皮的。

1148

主题

11651

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部