DCDC layout原理

登录 · 发表于 2024-5-22 14:40

a和C 是基于什么理论给出的结论？

发表于 2024-5-22 15:28

估计与EMC有关，减小对外界产生干扰，提高抗干扰能力。

发表于 2024-5-22 15:46

a)使寄生电感尽可能小。
c）使耦合尽可能小，电气间隙足够。

发表于 2024-5-22 16:26

HD1 SW1是同相位。HD2 SW2是同相位。
LD1 SW1是相反相位。LD2 SW2是相反相位。
同相位，两者同时往相同电平跳变，互相不产生干扰/牵制，可以靠近。
相反相位，两者同时往相反电平跳变，互相产生干扰/牵制，不可以靠近。

发表于 2024-5-22 16:27

走线尽量短是为了EMC。

发表于 2024-5-22 20:34

lfc315 发表于 2024-5-22 16:26
HD1 SW1是同相位。HD2 SW2是同相位。
LD1 SW1是相反相位。LD2 SW2是相反相位。
同相位，两者同时往相同电平 ...

太赞了

发表于 2024-5-22 21:56

电源芯片特别要主要emc

发表于 2024-5-23 14:42

DCDC干扰还是比较大的,如果环路大了,开关的波形就会变差,噪声就会多.

发表于 2024-5-23 22:01

a 环路面积
c 串扰