21ic电子技术开发论坛 › 单片机与嵌入式系统 › 沁恒USB蓝牙MCU › 沁恒ARM芯片如何通过硬件设计优化中断响应时间？ ...
返回列表 发新帖

[单片机芯片] 沁恒ARM芯片如何通过硬件设计优化中断响应时间？

[复制链接]
 楼主| Candic12e 发表于 2025-5-11 18:23 | 显示全部楼层 |阅读模式
ARM, ARM芯片, 硬件, 硬件设计, 芯片
针对实时性要求高的场景（如工业控制），沁恒ARM芯片如何通过硬件设计优化中断响应时间？

回复

举报

相关帖子
zhengshuai888 发表于 2025-5-12 07:47 来自手机 | 显示全部楼层
中断响应和中断优先级设置有关系
回复

举报

Goodch 发表于 2025-5-12 10:53 | 显示全部楼层
这种arm内核，设计一般都是标准的吧，但是沁恒他们自研RISC-V内核MCU，设计上好像都可以通过免表中断缩短中断响应时间
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Candic12e

82

主题

1665

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部