21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 猴哥！申请的Viterbi decoder V7.0 IP核总是输出为0，困 ...
返回列表 发新帖我要提问

[VHDL] 猴哥！申请的Viterbi decoder V7.0 IP核总是输出为0，困扰很久了

[复制链接]
 楼主| zhhtqb2b 发表于 2012-8-30 21:37 | 显示全部楼层 |阅读模式
decoder, ip核, Viterbi, AC, IDE
最近申请了个Viterbi decoder V7.0  IP核，想试试看能不能正确解码，操作都是按XILINX的文档上照做的，没有写顶层文件，直接为IP核写了个测试文件，但是输出为0，求帮助，英文文档看不太懂，如附件
而且这个文档好像也没说时钟频率是多少，难道没有要求？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
GoldSunMonkey 发表于 2012-8-30 23:32 | 显示全部楼层
本来就是根据你自己的解码的数据流来确定时钟频率。
比方你需要100M，就选择100M
回复 赏

举报

382849322 发表于 2015-9-17 15:54 | 显示全部楼层
楼主，后来做出来了没？
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhhtqb2b

3

主题

21

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部