21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 所有的register都为unconstrained
返回列表 发新帖我要提问

所有的register都为unconstrained

[复制链接]
 楼主| dousfoulexd 发表于 2012-12-30 19:15 | 显示全部楼层 |阅读模式
register, Constrained, AD, pad, dc
我在dc综合top层时一切正常，然后写出sdc, 再用该sdc跑pt时用check_timing检查发现所有的register/D都报为unconstrained，所有的register/CK都报为no clock, 再用report_timing报只显示No Constrained paths，这是怎么回事呢？该怎么解决呢？*PAD时钟我建在PAD的输入端(PAD端)，和PAD的输出端(C端)我都试过了，都是上面所述的现象，该时钟进来后直接用于各register
回复 赏

举报

相关帖子
 楼主| dousfoulexd 发表于 2012-12-30 19:15 | 显示全部楼层
该怎么解决呢？
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

dousfoulexd

10

主题

153

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部