請教除了ISE中的MIG生成控制器 , 還有無其他驗證方**

最近小弟做了一塊板子,將virtex-6 FPGA 與 DDR2 , DDR3 chip做連接,
但規劃之前並未想到需使用MIG去生成控制器.
結果將address and control pin 分配到了Bank12~16(MIG中無法將address and control pin指定這些Bank)
參考了Xilinx 官方的文件ug406 , 才發現要使用MIG pin define有相當嚴格的限制...:dizzy:
但板子已經做出來了,想請教以下問題

1.可否先用MIG將IP生成後,再自行修改UCF改變已指定的pin,直接改pin define而無修改約束是否會有error?
2. 可否不用Xilinx Tool 去驗證 DDR2 and DDR3 ? 有其他的驗證方法嗎

謝謝指教

不知道啊   兄弟   帮你顶一个   呵呵   猛顶

这个问题，麻烦大了，如果你不是参考开发板分配引脚的话，分配引脚一定要先把工程在ISE或EDK里面编译一下，编译通过的话才可以画PCB，否则得调整引脚。
virtex系列引脚规则少很多，如果碰到了spartan和DDR，引脚是不能随便分配的。
有一次，把PCB交给同事画，给定了信号的BANK，以为引脚随他分配，我这边ucf照着改就行了。结果PCB做好了，我这边的工程死活编译不下去，报告布线资源不足。做个测试工程，只用了百分之十几的资源，还是不行，必须换引脚重新设计。

.对于DDR3 DDR2的接口实际上是需要PHY的支持的。这些应该是早已经固化好的。，没法修改。

或者自己写个控制器。。。。比较有难度就是了