verilog语法讨论

model model_inst1（
  .clk(~inclk)
）

model model_inst2（
  .clk(~inclk)
）
////////////////////////////////////////////////////////////////////

assign a=~inclk;

model model_inst1（
  .clk(a)
）

model model_inst2（
  .clk(a)
）
两种写法编译结果一样吗？

综合后的网表一样的，不过不推荐第一种写法，有的语法检查通不过

能不能具体说说哪个语法有问题？

hbicecream 发表于 2013-5-5 18:53
能不能具体说说哪个语法有问题？

没有语法问题，可能会有工具认为他有问题。

GoldSunMonkey 发表于 2013-5-5 19:30
没有语法问题，可能会有工具认为他有问题。

不错，学习啦