Verilog 在编译时报错，请大侠指点。

模块分为两个，一个是compare.v另一个是comparetest.v，当我屏蔽掉<br />`include&nbsp;&quot;./compare.v&quot;这句话时，编译可以通过。但是不屏蔽时，就会报<br />Error&nbsp;(10228):&nbsp;Verilog&nbsp;HDL&nbsp;error&nbsp;at&nbsp;compare.v(2):&nbsp;module&nbsp;&quot;compare&quot;&nbsp;cannot&nbsp;have&nbsp;duplicate&nbsp;definition<br />Error:&nbsp;Entity&nbsp;&quot;compare&quot;&nbsp;in&nbsp;file&nbsp;Verilog1.v&nbsp;already&nbsp;exists&nbsp;in&nbsp;file&nbsp;compare.v<br /><br />模块如下，请各位大侠帮我分析一下。<br /><br /><br />//---------------&nbsp;compare.v&nbsp;-----------------&nbsp;<br />module&nbsp;compare(equal,a,b);&nbsp;<br />input&nbsp;a,b;&nbsp;<br />output&nbsp;equal;&nbsp;<br />assign&nbsp;equal=(a==b)?1:0;&nbsp;//a等于b时，equal输出为1；a不等于b时，&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//equal输出为0。&nbsp;<br />endmodule<br /><br /><br />`timescale&nbsp;1ns/1ns&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//定义时间单位。&nbsp;<br />`include&nbsp;&quot;./compare.v&quot;&nbsp;//包含模块文件。在有的仿真调试环境中并不需要此语句。&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//而需要从调试环境的菜单中键入有关模块文件的路径和名称&nbsp;<br />module&nbsp;comparetest;&nbsp;<br />reg&nbsp;a,b;&nbsp;<br />wire&nbsp;equal;&nbsp;<br />initial&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//initial常用于仿真时信号的给出<br />&nbsp;&nbsp;begin&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;a=0;&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;b=0;&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;#100&nbsp;a=0;&nbsp;b=1;&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;#100&nbsp;a=1;&nbsp;b=1;&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;#100&nbsp;a=1;&nbsp;b=0;&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;#100&nbsp;$stop;&nbsp;//系统任务，暂停仿真以便观察仿真波形。&nbsp;<br />&nbsp;&nbsp;end&nbsp;<br />&nbsp;&nbsp;compare&nbsp;compare1(.equal(equal),.a(a),.b(b));&nbsp;//调用模块。&nbsp;<br />endmodule

  

我在用MODELSIM仿真时，确实是加不加这句话都能正确仿真。<br />但是在使用QUARTUS&nbsp;II编译时有会出现上面的两个错误，不知道这是为何？