xilinx的95144xl输出问题。输出管脚与设计的反相了。为什么？

现在用xilinx的CPLD95144，前几年都用得很好的，那时候软件用4.1版本的，现在开发一个新板子，买了两片芯片，发现一个问题，我用7.1版本的开发，用原理图的开发模式，每一个管脚的输出都与设计输出是反相的，是不是哪个设置问题还是芯片问题？比如，P1管脚经过输入缓冲，到输出缓冲到P2管脚，这时候，两个的波形就反相了。同理，大概用示波器比较了6个管脚，都存在这个问题，波形反相。。