请教VHDL中程序包体封装问题

library&nbsp;IEEE;<br />use&nbsp;IEEE.std_logic_1164.all;<br />package&nbsp;P_alarm&nbsp;is<br />&nbsp;subtype&nbsp;T_digital&nbsp;is&nbsp;integer&nbsp;range&nbsp;0&nbsp;to&nbsp;7;<br />&nbsp;subtype&nbsp;T_short&nbsp;is&nbsp;integer&nbsp;range&nbsp;0&nbsp;to&nbsp;65535;<br />&nbsp;type&nbsp;T_clock_time&nbsp;is&nbsp;array(3&nbsp;downto&nbsp;0)&nbsp;of&nbsp;T_digital;<br />&nbsp;type&nbsp;T_display&nbsp;is&nbsp;array(3&nbsp;downto&nbsp;0)&nbsp;of&nbsp;Std_logic_vector(6&nbsp;downto&nbsp;0);<br />&nbsp;type&nbsp;seg7&nbsp;is&nbsp;array(0&nbsp;to&nbsp;7)&nbsp;of&nbsp;Std_logic_vector(6&nbsp;downto&nbsp;0);<br />&nbsp;constant&nbsp;Seven_seg:seg7:=(&quot;0000000001&quot;,--0<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;0000000010&quot;,--1<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;0000000100&quot;,--2<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;0000001000&quot;,--3<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;0000010000&quot;,--4<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;0000100000&quot;,--5<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;0001000000&quot;,--6<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;0010000000&quot;,--7<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;0100000000&quot;,--8<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&quot;1000000000&quot;,--9);<br />end&nbsp;P_alarm;<br />这是一个7段数码显示器的程序包，我感觉type和subtype部分的申明有问题，不过编译的时候也通不过，说最后一句end&nbsp;P_alarm这里的错误Error&nbsp;(10500):&nbsp;VHDL&nbsp;syntax&nbsp;error&nbsp;at&nbsp;P_alarm.vhd(19)&nbsp;near&nbsp;text&nbsp;&quot;end&quot;;&nbsp;&nbsp;expecting&nbsp;&quot;(&quot;,&nbsp;or&nbsp;an&nbsp;identifier&nbsp;(&quot;end&quot;&nbsp;is&nbsp;a&nbsp;reserved&nbsp;keyword),&nbsp;or&nbsp;&nbsp;unary&nbsp;operator，我不清楚是什么情况，请谁帮我看一下问题在哪里，我实在找不到问题的出处。还有我想7段显示器能显示0~9一共10个数字，subtype&nbsp;T_digital&nbsp;is&nbsp;integer&nbsp;range&nbsp;0&nbsp;to&nbsp;7那这里不应该是0&nbsp;to&nbsp;9么？type&nbsp;seg7&nbsp;is&nbsp;array(0&nbsp;to&nbsp;7)&nbsp;of&nbsp;Std_logic_vector(6&nbsp;downto&nbsp;0);这里的array里面的范围不也应该是0&nbsp;to&nbsp;9么？为什么是0&nbsp;to&nbsp;7?我想不明白<br />他的目的这里想显示成这样的效果“19:22”这个样子，请谁帮我看一下我想的是不是正确的？

  

这个问题我已经解决了，不好意思忘了说了。<br />那个包体封装的时候&quot;1000000000&quot;,--9);<br />不能直接在,后面跟&quot;--&quot;标注符号，如果跟了的话，9和);全部都变成标注了。<br />粗心大意了，希望各位新手引以为戒