21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 求助：spectreverilog的仿真问题
返回列表 发新帖我要提问

求助：spectreverilog的仿真问题

[复制链接]
 楼主| monkwang 发表于 2008-4-12 11:38 | 显示全部楼层 |阅读模式
spectre, verilog, 仿真, ev, nex
现在做混合仿真，用spectreverilog时，仿真一个模块，单跑DC没问题，但是再跑顺态仿真时出现component name (vnex5 and vnex5 ) not declared的错误，见图，这部分的网表也抓在图中了，请大家帮忙看一下，谢谢！
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

monkwang

4

主题

6

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部
monkwang

4

主题

6

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部