差分时钟如何引入FPGA

发表于 2013-11-14 20:48

现在由AD9516时钟芯片产生了差分时钟，并引入到差分时钟接口上。在写程序时要怎么用这个时钟，input这两路然后通过IBUFGDS么，在ucf中要作相关的约束么？

发表于 2013-11-16 13:22

用ibufgds，将两个差分时钟转换为单端时钟，在ucf中添加电平约束和位置约束

发表于 2013-11-16 16:20

haitaox 发表于 2013-11-16 13:22
用ibufgds，将两个差分时钟转换为单端时钟，在ucf中添加电平约束和位置约束

用IBUFGDS我也试过，但是约束文件上不知道怎么写，比如说CLK_P和CLK_N合成CLK_SYS，要怎么写ucf呢？新手伤不起啊:dizzy:

发表于 2013-11-16 20:57

建议例化一个select io的ip，对照里面的文件先学习一下把

发表于 2013-11-17 11:02

haitaox 发表于 2013-11-16 20:57
建议例化一个select io的ip，对照里面的文件先学习一下把

好的，谢谢