程序之间的相互影响
2014-1-6 20:40
- FPGA论坛
- 8
- 1090
嗯，谢谢啦，我多关注一下
好的，我修改一下，万分感谢:)
我也想过用DCM，但我的时钟频率只有50M,可以输入，但分完频是25M的话就不可以输出了，不在DCM的输出范围 ...
就是一个二分频，我就是直接在clk的上升沿让另一个信号一直翻转，但是没有设初值，不知道有没有影响 ...
xilinx verilog：
我之前编写了一段解码的程序，在板上实测可以工作。现在我对程序的后半部分做了一些修 ...
数据的移位截取
2013-12-25 09:43
- FPGA论坛
- 1
- 1037
AD输出如何验证其正确性
2013-12-5 15:07
- FPGA论坛
- 5
- 1307
去掉chipscope
2013-11-8 11:25
- FPGA论坛
- 0
- 1057
chipscope只能显示标号？
2013-11-11 11:35
- FPGA论坛
- 10
- 1719
差分时钟如何引入FPGA
2013-11-17 11:02
- FPGA论坛
- 4
- 1825
FPGA中的输入可以直接输出么
2013-12-6 14:18
- FPGA论坛
- 8
- 1411
一个关于状态机的小问题
2014-2-24 21:15
- FPGA论坛
- 5
- 1098
2
3
近期访客