FPGA的IO口引入时钟

你好，请问你个问题，我的FPGA时钟是用普通的IO口引入的，每次编译都出现Illegal LOC on IPAD symbol "clk" or BUFGP symbol "clk_BUFGP"错误呀？我也用input clk /*synthesis syn_nonclockbuf=1*/;这个方法了，还是不好使。

花了三天时间，终于解决了这个问题，写下来帮助别人吧。想让IO口当做全局时钟，可以先将IO口例化为IBUF，然后再例化为BUFG。

对的

你用的是xilinx的吧！