搭建NIOS II 软核时外部总线的问题

设计一个NIOS II的方案，满足所有的控制、外设资源后，余下的管脚不够通过单独的总线分别接flash和SRAM（即flash和SRAM的地址、数据、控制线分开），

目前考虑了以下三个方案：
1  共用 flash和SRAM的地址、数据线，
2  使用大容量EPCS配置芯片，去掉外部flash，只扩展SRAM
3  使用SPI总线的flash和SRAM芯片（容量不够大）

请问，以上三个方案，是否都可行？各有什么优缺点？会不会影响软核的运行速度？

另外，对NIOS II软核的运行有点模糊：
软核运行时，需要不停的取指令 —》 译码 —》 执行，
这过程中的取指令是不停的读flash吗？

总线都是复用的的呀，多个CS即可。

NIOS的系统现在多不用 并行的FLASH了，一般都是 EPCS （SPI FLASH）

但是我看到Altera官方的cyclone III starter board 上SRAM、DDR SDRAM、FLASH都用上了啊，而且都是各自独立总线的。
不过他的FLASH也充当了EPCS的功能，可是3C25配置不需要16MByte这么大吧，所以我理解为，它也是扩展了FLASH的。

另外，你说的总线复用 和 使用EPCS的这两个方法，对性能有影响吗？