请教个问题，如何实现如下时序逻辑

发表于 2015-3-31 18:30

一个模块，有一根时钟线CLK，两个输出A0和A1，如何实现在CLK开始输入时钟后，A1，A0持续输出00,01,10, 00,01,10, 00,01,10。。。，希望用最简单的方式实现，尽量不采用可编程器件或者控制器之类。

发表于 2015-3-31 18:38

按给出的数值考虑，累加至10复位。。。计数器吧

发表于 2015-3-31 18:55

把卡蓭图再看一次，再加状态机，同步脉冲驱动。

发表于 2015-4-2 10:18

三种状态要用三位移位寄存器，和一个与门。

发表于 2015-4-2 19:46

本帖最后由玄德于 2015-4-2 19:47 编辑

随便一个计数器，取低两位，再加上点啥。
哦，不行。

发表于 2015-4-2 21:22

三移位寄存器+或非门，或非门用与门实现，一片74hc595和一片74hc04搞定，captzs牛X！

登录 · 发表于 2015-4-2 21:41

本帖最后由 captzs 于 2015-4-5 09:26 编辑

楼主发帖，谅必琢磨有些时间，不知附件是否合“最简单”之意？

发表于 2015-4-3 20:38

captzs 发表于 2015-4-2 21:41
楼主发帖，谅必琢磨有些时间，不知附件是否合“最简单”之意？

这得用三个器件。。。

登录 · 发表于 2015-4-3 21:48

本帖最后由 captzs 于 2015-4-5 09:31 编辑

可以再省去与门。

[电路/定理] 请教个问题，如何实现如下时序逻辑