问答

一、要实现功能：对120路电压进行采集，每隔[color=#ff0000][size=16px]100ms[/size][/color]要采集一次（可以不同步，但必须要在100ms内完成采集和读取），使用外部触发方式，每[color=#ff0000][size=16px]100ms[/size][/color]触发一次。 二、目前硬件结构 1、8张研华的PCIE1805，配置为差分输入方式，每张卡15个AI通道，共15×8=120通道。使用[color=rgb(65, 131, 196)]板卡[/color]内部[color=rgb(65, 131, 196)]时钟[/color]，卡上MDSI IN和MDSI OUT均未连接。 2、触发源由[color=rgb(65, 131, 196)]单片机[/color]定时器产生，每100ms一个下降沿。 [img=650,866]https://bbs.**/data/attachment/forum/202109/17/204246ejzuuj8771dobm6z.jpg.thumb.jpg[/img][font=Arial][size=16px] 三、上位机软件 上位机软件基于[color=rgb(65, 131, 196)]labview[/color]，采用官方的DAQ助手直接进行采集和读取，程序和DAQ设置如下 [img=588,609]https://bbs.**/data/attachment/forum/202109/17/204416e484scauwz8uzxcw.jpg.thumb.jpg[/img][img=410,482]https://bbs.**/data/attachment/forum/202109/17/204550f7b474nn4z7n9pwp.jpg.thumb.jpg[/img] [img=410,476]https://bbs.**/data/attachment/forum/202109/17/204643zqeq3qqqbtz89tsd.jpg.thumb.jpg[/img][img=412,483]https://bbs.**/data/attachment/forum/202109/17/204729an0eg1gddfgued0a.jpg.thumb.jpg[/img][img=416,477]https://bbs.**/data/attachment/forum/202109/17/204739twrkycqdyycqcyyd.jpg.thumb.jpg[/img] 四、存在问题 当屏蔽掉第2-8张卡只用卡1进行时采集时程序运行正常。当8张卡都打开运行时程序报错，报错信息如下 [img=459,344]https://bbs.**/data/attachment/forum/202109/17/204757kneduvdzdxektjkn.jpg.thumb.jpg[/img] 问题如上，为什么8张卡不能同时采集和读取，而且即使是对1张卡操作，读取也是特别慢，大概100多毫秒 [size=12px][align=left][backcolor=rgb(255, 255, 255)][color=rgb(65, 131, 196)][size=14px]cf5225b48af3cd67dea0dfcfc3b57d44.jpg[/size][/color] (305.59 KB, 下载次数: 0)[/backcolor][/align][backcolor=rgb(255, 255, 255)][/backcolor][backcolor=rgb(255, 255, 255)] [/backcolor] [/size] [/size][/font]

[i=s] 本帖最后由 snail180313 于 2021-4-10 10:27 编辑 [/i] 如题，目前在使用已有的项目和板卡进行fpga的入门学习。xilinx芯片，fpga+9054的板卡设计，ise环境。过程中发现verilog中涉及到的输入输出引脚，有一些引脚在.ucf文件中并未进行引脚约束。想询问一下未进行约束的输入输出信号的引脚配置是如何的。引脚电压标准是LVTTL。

如题，新手刚接触，手头板卡有使用9054芯片，不懂引脚功能如何配置和使用，求大佬指点