21ic问答首页 - 寻找一个运放寻找一个运放
相关问题
- 关于FPGA时钟信号输入要求0 回答
- HC32L130J8TA 官方驱动库 无Timer0/1/2/5/6/7 API0 回答
- 运放电路分析0 回答
- PCB制造过程中会使用哪些胶带0 回答
- 3.3V供电,能OC输出5V高电平吗?12 回答
- 3.3V供电,能OC输出5V高电平吗?2 回答
- 运放电路问题3 回答
- 各位大佬们,想问问运放相关问题8 回答
- gd32f303cct6有源晶振无法稳定问题0 回答
本周活跃用户
- 1xch回答 11 次
- 2dsjidha回答 9 次
- 3丙丁先生回答 8 次
- 4qgy1007回答 5 次
- 5powerantone回答 5 次
- 6星辰大海不退缩回答 5 次
- 7xionghaoyun回答 4 次
- 8alex@xela回答 3 次
赞0
还是挺多的
评论
2022-02-17
赞0
24749620e2ecdeffa8.png (299.37 KB )
下载附件
2022-2-17 19:17 上传
修改电路,将输入共模电压限制在正负电源轨之间。
评论
2022-02-17
赞0
是我疏忽了。
评论
2022-02-17
赞0
不大建议用6楼电路这种动态扩展运放工作电流的电路,因为这种电路很有可能超过运放的共模输入范围。
举例来说,假设两个稳压管是10V,但供电是正负30V,假如放大倍数是20吧,
输入电压1V,那么运放输出电压端是20V,
也就是说运放Vcc脚为20+10=30V,运放Vee脚电压为20-10=10V,。
但运放输入端电压对地是信号源的电压,也就是对地只有1V,但此时Vee脚对地是+10V的。
此时运放的输入端电压比Vee脚还低,超过运放的共模输入范围。
因此这种形式的电路要慎用。
评论
2022-02-17
赞0
评论
2022-02-16
赞0
不行。
评论
2022-02-15
赞0
用OPA551行不行
评论
2022-02-15
赞0
评论
2022-02-15
赞0
8309062033dd20cdf3.png (268.82 KB )
下载附件
2022-2-9 12:06 上传
4068862033e0158d17.png (276.45 KB )
下载附件
2022-2-9 12:07 上传
评论
2022-02-09
您需要登录后才可以回复 登录 | 注册