问答21ic问答首页 - FPGA管脚输出 直接寄存器输出有什么缺点吗
FPGA管脚输出 直接寄存器输出有什么缺点吗
我手里有一份代码，里面管脚输出都是用assign转2次输出，直接寄存器输出有什么缺点吗？
output b; //输出管脚
assign b1 <= b0;
assign b <= b1;
always@(posedge clk)
begin
b0 <= x;
end
output b; //输出管脚
assign b1 <= b0;
assign b <= b1;
always@(posedge clk)
begin
b0 <= x;
end
本周活跃用户
- 1
qinlu123回答 8 次
- 2
classroom回答 6 次
- 3
xionghaoyun回答 6 次
- 4
laocuo1142回答 6 次
- 5
flycamelaaa回答 6 次
- 6
powerantone回答 5 次
- 7
stormwind123回答 5 次
- 8
probedog回答 5 次
赞0
评论
2023-01-14
您需要登录后才可以回复 登录 | 注册