由于12位或12位以上AD在PSOC中的采样率都不能做得很高，经常看到有人设计的系统噪音把AD数据尾巴跳动几十甚至更多。
后来帮助分析发现设计系统时很多人都想用软件滤波解决，不管是平均还是加权平均甚至来个FIR......仿佛一切都可以用软件解决，实际我们必须想到不管何种软件滤波都要浪费的是PSOC的程序空间，PSOC目前程序空间并不是很足。坦白讲数字滤波需要收集N多数据才能达到模拟滤波的效果，如果对于PSOC来说本身采样速度就慢，再多采几十次，系统的速度自然也就很慢。实际上往往数字化的信号有可能已经被混叠，如果想单纯从软件上滤除这些噪音，相信不是总有效；相反模拟上解决就要简单些，甚至只是一个运放几个电阻电容的问题。
对于PSOC的模拟设计，除了我们设计系统必须考虑的旁路电容，布好地线，电阻数量级的选择外，在AD前端尽量加模拟低通滤波器，既能消除高频噪音又能解决混叠问题，同时还有关注自己系统的电源噪音处理。在模拟低通滤波器一方面可以采用片内的LPF模块，另外也可以灵活采用PGA模块配合外部电阻电容搭建，这些都是可行的方法。
对于PSOC目前出现的DELSIG模式的AD虽然能达到相对高的采样速度和精度，其输入端的RC抗混叠滤波器也是很必要的。一句话，恰当的利用模拟器件会为PSOC省下不少程序空间，同时也减少了由于程序过长造成的系统不可靠因素，设计之美往往是简单的设计实现有效的功能和良好的性能。
|
楼主
标题置顶
标题高亮
