高速pcb设计思路示例资料

只看该作者 · 2009-8-3 08:39

小弟近阶段接触几个高频电路板设计，自有知识不足，特请教各位高手，可否推荐相关的示例资料，
资料尽量以实用性为原则，
如：直接将pcb布线图和原理图、信号软件测试方法等设计高频线路所需的方法单元性的放在一起讲，
每一讲讲解一到两个基本设计规则和方法的类似书籍或资料、网站，谢谢！

4万 · 2009-8-3 18:13

一起讲可以写本厚书了，不适合论坛环境。

大致见下，设计中遇具体问题再具体说明。

4万 · 2009-8-3 18:13

高频PCB技巧

1) 高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。 Protel for Windows V1.5能提供16个铜线层和4个电源层，合理选择层数能大幅度降低印板尺寸，能充分利用中间层来设置屏蔽，能更好地实现就近接地，能有效地降低寄生电感，能有效缩短信号的传输长度，能大幅度地降低信号间的交叉干扰等等，所有这些都对高频电路的可靠工作有利。有资料显示，同种材料时，四层板要比双面板的噪声低20dB。但是，板层数越高，制造工艺越复杂，成本越高。
2) 高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线，需要转折，可用45度折线或圆弧转折，这种要求在低频电路中仅仅用于提高钢箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。用Protel布线时可在以下两处预先设置，一是在"Options"菜单的"Track Mode"子菜单中预约以 45／90 Line或 90 Arc／Line方式布线，二是在"Auto"菜单的"Setup Autorouter…"项所打开的Routing Passes"对话框中选定"Add Arcs"，以便自动布线结束时使转角圆弧化。
3) 高频电路器件管脚间的引线越短越好。Protel满足布线最短化的最有效手段是在自动市线前对个别重点的高速网络进行"布线"预约。首先，打开"Netlst"菜单的"Edit Net"子菜单，会出现一?quot;Change Net"对话框，把此对话框中的"OptimizeMethod（布线优化模式）"选为"Shortest（最短化）"Rp可。其次，从整体考虑，元件布局时用"Auto"中Placement Tools－Shove'和"Auto"中的"Density(密度检查)"来对比调整，使元件排列紧凑，并配合"Netlist"菜单中的"Length"功能和"Info"菜单中的Lengthof selection"功能，对所选定的需最短化的重点网络进行布线长度测量。
4) 高频电路器件管脚间的引线层间交替越少越好。所谓"引线的层间交替越少越好"是指元件连接过程中所用的过孔（Via）越少越好，据测，一个过孔可带来约0.5 pF的分布电容，减少过孔数能显著提高速度。Protel软件专门提供了这一功能，它在 Auto菜单的Setup Autorouter…"项所打开的Routing Passes"对话框中，有一个"Advanced"栏目，把其中的"Smoothing"设为接通即可。
5) 高频电路布线要注意信号线近距离平行走线所引入的"交叉干扰"，若无法避免平行分布，可在平行信号线的反面布置大面积"地"来大幅度减少干扰。同一层内的平行走线几乎无法避免，但是在相邻的两个层，走线的方向务必取为相互垂直，这在Protel中不难办到但却容易忽视。在"Auto"菜单的"Setup Autorouter…项所打开的Routing Lagers对话框中允许对每一层的走线方向进行预定，供预选的方向有三种：quot;Horizontal、Vertical和 No Prefer－ence"，不少用户习惯选用"No Preference（无特定取向）"，认为这样布通率高，但是，在高频电路布线中最好在相邻层分别取水平和竖直布线交替进行。同一层内的平行走线无法避免，但可以在印板反面大面积敷设地线来降低干扰（这是针对常用的双面板而言，多层板可利用中间的电源层来实现这一功能），Protel软件过去只提供了简单的"Fill"功能来应付这种需求，现在Windows下的Protel除此之外还在"Edit"菜单的"Place"选项中提供了更强大的放置"Polygon Plane"的功能，即：多边形栅格（条）铜箔面，如果在放置它时就把多边形取为整个印板的一个面，并把此栅格（条）与电路的GND网络连通，那么，该功能将能实现整块电路板的某一面的"铺铜"操作，经过"铺铜"的电路板除能提高刚才所讲的高频抗干扰能力外，还对散热、印板强度等有很大好处，另外，在电路板金属机箱上的固定处若加上镀锡栅条，不仅可以提高固定强度，保障接触良好，更可利用金属机箱构成合适的公共线。在软件菜单中打开此功能后可见到一个"Place Polygon Plane对话框，它会问你是否要把所放置的多边形栅格（条）与网络接通（connect net），若接通该项，退出对话框时将提示你给出欲接通的网络名，给定接通GND网络将能起到屏蔽层的作用。同时还会问你"铺铜"的图案是用水平条（horizonta）、竖直条（vertica）还是栅格（两者都选即可）。选用栅格将会有较好的屏蔽效果，同时，栅格网的尺寸（习惯称作为"目"）确定依据所要重点屏蔽的干扰频率而定。
6) 对特别重要的信号线或局部单元实施地线包围的措施。该措施在Protel软件中也能自动实现，它就是"Edit"菜单的"Place"下的"Outline Select－ed Items"，即：绘制所选对象的外轮廓线。利用此功能，可以自动地对所选定的重要信号线进行所谓的"包地"处理，当然，把此功能用于时钟等单元局部进行包地处理对高速系统也将非常有益。
7) 各类信号走线不能形成环路，地线也不能形成电流环路。Protel自动布线的走线原则除了前面所讲的最短化原则外，还有基于X方向、基于Y方向和菊花状（daisy）走线方式，采用菊花状走线能有效避免布线时形成环路。具体可打开'Netlist"菜单的"Edit Net"子菜单，出现一个"Change Net"对话框，把此对话框中的"Optimize Method（布线优化模式）"选为"Daisy Chain"即可。
8) 每个集成电路块的附近应设置一个高频退耦电容。由于Protel软件在自动放置元件时并不考虑退耦电容与被退耦的集成电路间的位置关系，任由软件放置，使两者相距太远，退耦效果大打折扣，这时必须用手工移动元件（" Edit"、" Move""component"）的办法事先干预两者位置，使之靠近。
9) 模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠，在电路原理图上对它一般不予表达，由此形成的网络表（netlist）就不包含这类元件，布线时就会因此而忽略它的存在。针对此现实，可在原理图中把它当作电感，在PCB元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线汇合点的合适位置上。工程师们有时开玩笑说，电缆是把另外两个隐患源连接进来的隐患源。如今，有了价廉、易用的单片RF系统，如果你的工程项目，传输信号的距离不是很远，那就可以省去招惹是非的电缆了。有一些应用场合，避免使用电缆反而会使设备的使用状况更好。例如，在手持式控制盒与其所控制的设备之间，如果使用电缆链接，效果未必会好。又如汽车或住房的遥控无钥匙输入（RKE）锁也是无电缆连接的。有时有许多方式可以用廉价和易用的RF链接实现新的应用，而用接线连接，反而往往行不通。像无线表头的读数、能量的控制，以及供暖、通风和空调这类应用，现在都可以形成系统，但在不久前，这种系统还是难以建立的，主要原因是成本太高了。促成无线链接技术和系统发展有几方面原因，首先是最终用户要求使用方便。市场已有不少产品，如人们随处可见的电视红外遥控器，就已开拓出自己发展的前程，也就是说这些产品和系统已经不用电缆来链接，而且，人们已习以为常。其次，IC的生产厂家已把他们的生产工艺、产品和钟频提高到兆赫级，甚至是千兆赫级的范围，这样一来，用户所需要的RF频带，自然就包括在他们装置的工频范围之内了。对于在此频率范围内上变频和下变频变换，这些IC往往都用不着再专门外接别的电路部件。就能胜任工作。用把分立元件――常常还是些恼人的有源和无源元件――来装配RF连接的时代已经结束。更为难得的是，这些用IC做的RF连接器耗电极低，它工作的频带还没有具体的专利特许，也几乎没有什么现存的规定。只要最终用户是处在指定的频率和功率电平范围内，就不用再做设计。当然，切莫以为把这种最新一代的RF IC有效地用在专用的和点到点的连接器上是一件轻而易举的小事。如果你要确保实现承诺，还得仔细地研究各种问题，因为不同型号的RF IC在许多相关参数，如频率、完备性和整体性能上，是不尽相同的。向外伸出到达接收器用户的首要考虑是需要可靠地达到的距离。这些含有末级功放的IC只耗毫瓦级功率电平，就可以使通信距离至少能够达到几米的量级，外部环境条件好时甚至能达到100米或更远一些。如果你想要达到更长的距离，可以再外加一级RF放大器就可以了。但是，请注意，加了这一级又会引出一些别的问题来，其中包括受规定限制的问题、功耗增大、增加器件数和成本，以及当你靠近时，接收器上的信号超载等问题，都要考虑（你也可以使用宽程自动增益的接收器，但其复杂程度就会增加）。另一种方案是采用定向无线。但是同样，由于某些原因，这种简单的方法往往也不现实；它会在目标方向上加大有效辐射功率（ERP），而这种ERP一般必须保持在规定限额以下。虽然对没有受规定限制的接收器，你可以使用定向天线，但这又会限制用户移动的自由度（附文"这是罗德尼（Rodney）危险场情况"）。用户还需要考虑在简单、单向、单工链接与双向、半双工链接之间的权衡。有许多应用，如RF识别（RFID）和RKE，只需要一种单工链接，但却从双向信号通道中受益。单工链接对系统是否收到信号不提供确认功能。当你对汽车上锁或开锁时，汽车喇叭会发出声音反馈给你，这样你也就完成了设定。但是如果你在离家时对住所设定报警系统，你可能就需要对报警是否已确切收到待命信号并做了设定安排进行确认，或是报警系统工作的反馈，如在某一报警区的正确设置与否。这种单向链接也限制了某些保安处理的算法的应用（附文"恰当的保安措施保你更平安"）。虽然半双工系统比单工系统需要用的元件多一些，但幸运的是，在这些低功耗的链接上却没有额外增加什么设计的复杂性。唯一的公用系统部件是天线，而且因为链接不是全双工的，所以在发送器加电工作时，接收器的前端就用不着加电。因此，设计上就不需要使用滤波器以及把接收和发送频带分开，而且发送器的加电状态也不会使接收器的前端出现饱和。大多数这种低功耗、近距离的RF链接器，都是以低的或分散的占空比以及短信息进行运作的，因此对发送器功耗的计算就与对接收器计算不一样，因为后者至少要经常处于待机、收听或是轮询的模式。一台标准的RKE机一天可能要用好几次，但每次使用时间只有几毫秒，所以电池的实际寿命可用1～2年。虽然各种产品的应用情况不尽相同，但大多数对电池工作寿命的要求，都需要至少是二至三年。请注意，如果你的应用涉及周期性信息，例如报警系统的一个输入点要回授其中央控制器以确认一切仍然正常，因而对发送器的功耗和工作电压要求十分严格。你必须仔细斟酌你的设计在这方面的情况，或许应更换容量更大的电池，或采用更高的工作电压。另外，在你的功耗预算中，一定别忘了把微控制器的功耗计算在内。无线链路的这种固有特性，使它能比较随便地应用在场所不固定的场合之中。不定的应用环境，有时还容易受到过冷过热和粗心操作等的影响。因此，集成度高就有明显的优势。因为集成度越高，就会省掉一些元件，那么，不仅延长了平均故障间隔时间，而且还对链路的工作距离有利。当然，也正由于这种特性，RF电路也容易受失谐、漂移及灵敏度等的影响，因而，其标称的长期工作的距离，也可能会随着不可避免的用户的滥用及使用环境的恶劣影响而急剧缩短。因此，用户需要在实际工作条件下对产品做寿命试验，这样，在12至18个月内，就不会因产品不好使而引起用户向你投拆，说他们车库门的遥控器作用距离在迅速缩短，或链路工作时好时坏。由于其他一些原因，一般来说接收器的设计和装配比发送器的难度要大一些。发送器有明确的任务：只是在用户要求时，取一个已知的信号，将其编码并调制到已知的载波上，并提供足够的RF功率就可以了。与此形成鲜明对照的是，接收器却要完成费力不讨好的信号处理任务，要时时保持警觉，或在频谱中出现失真、充满噪声信号而需调谐时，还要不断地轮询。要求能在SNR低、有干扰、而且器件参数发生漂移的情况下仍能检出有用的信号。因为这些以及其他的原因，许多生产RF IC的厂家就把精力集中在链路的接收器这一端。也可以说，接收器是制造厂家获得最大的增值的地方，同时，也是用户受益最大的电路技术，还能减少设计工程师的大多数麻烦。当然，发送器和接收器之间的这种差别，不应该误导人们，就此以为发送器的实施方案看得很简单。除非你对产品自行设计开发和质量认证的能力有绝对的把握，否则你仍然要慎重地确定接收器厂家提供的发送器是否匹配，或有没有为了降低风险而可以借鉴的参考设计。
用户还要考虑适合你的应用和市场要求的频率，通常，频率较低的产品设计，容易布线布局，容易排障调试，但也有其缺点。主要是它们需要的无源元件较多（有些无源元件是不可避免的），而且要在更加拥挤的频带上工作。前几年RF连接电路的工作频率从200～300MHz升到300～400MHz频区，甚至高到900MHz。工业、科研和医疗（ISM）甚至要求器件可工作于2.4GHz频段。值得注意的是：在2.4GHz频段工作的优点主要在于技术性规定方面。其工作频率和约束因素在世界各地几乎都是统一的，所以某个设计产品，或该设计变动不大的产品，在任何地方你都可以使用。用不同的层次结构来补救在接收器领域，EH Armstrong在30年代就开发出历史悠久的超外差式结构。至今，在大多数应用中这种结构仍然是占支配地位的设计。超外差把接收到的任何载波变成一个固定的中频，接收器再根据需要加以解调和处理。这种优良的结构，多年来伴随着其生存得到了许多工程师的精炼与提高，同时也解决了不少的矛盾的问题（只是近几年，直接变换、零中周（Zero-IF）结构才在某些应用中实现）。可惜的是，全超外差结构对于只要求单信道、单调制信号的低成本和低功耗接收器来说，如杀**用牛刀。因此，RF IC生产厂家便根据接收器在这种功能有限的应用中对灵活性要求不高的情况，把凡是用户不需要的功能都加以删除。有时对某些更为简单的设计，甚至干脆舍弃超外差方式。当然，这只能是为有限功能而且只有一项作业的优化。具有讽剌意味的是，上述变通设计中的一种竟是超再生接收器，也是Armstrong在做超外差机之前开发出来的那种超再生接收器（他本人很快就发现了这种超再生机的局限性，即使再简单，对通用性也是大问题）。与对大多数器件和系统的情况一样，对某些规范技术的细节，用户必须有所了解。对接收器灵敏度的技术规格更应该加以注意。在规定最大数据速率（如确定用何种位误码率（BER）值）、输入带宽、调制系数及进行测量的占空度方面，存在着多种合理但难以比较的方法。如果你的运行接近于链接器的最大潜力，你就需要就测试配置询问厂家。目前用户能得到的最好RF IC产品应该是Micrel MICRF接收器系列，包括418～433MHz和900MHz带宽的器件。用于较低频带的163引脚的MICRF002和8引脚的MICRF022，以及用于较高频带（除频带外其他一样）16引脚的MICRF003和8引脚的MICRF033电路，它们所采用的结构对每个单元无须手动调谐（图1）。这些超外差接收器的目标是键控通／断，或移幅键控（ASK）式的，要求的外部元器件极少，只包括47nF的电容器，一只4.7μF电容器及一只便宜的6～7MHz的陶瓷谐振器。这些IC不要滤波器，也不用电感器。
用于频率再高一些的产品有售价为4.50美元（批量1000只）的MICRF003／033，它们支持的数据速率可高达20kbps，并由CMOS逻辑接口提供数据。正常运行时，IC由5V电源供电，耗电为4mA，在关机状态时，耗电为此数值的百分之一。用户可以把接收器设置为定期唤醒并能检查进来的信号。这种面向循环的运行方式，使整体功耗接近于关机状态的数值。最近，德州仪器（TI）公司推出了TRF6900型收发器，用于850～950MHz频段，以及相关的MSP430超低功耗、16位μC，用于脉冲模式运行和低功耗。相对比较复杂的48脚收发器，支持FM、FSK、键控通／断，以及ASK运作，并使用2.2～3.6V的电源供电，能产生高达6dBm的输出功率。在一块RF IC中含有一个跳频信道、24位的直接数字式合成器、带11位的DAC，分辨率为230Hz；有一个基准振荡器和一个VCO；一个接收信号强度指示器（RSSI）模块；以及一个连接μC的串行接口。这种IC发送数据的速度可以快到200kbps；为了降低功耗，用户可以对这个内部电路块进行通／断选择。要使其技术发挥作用，IC内的这些电路块便在500ms内接通和断开，并且可以使待机功耗低到微安级。随着详细的数据资料，TI公司还提供应用说明书、基于μC和基于PC的软件、参考设计、材料清单以及RF的设计布线布局文档。要完成你在设计中的RF部分，还需要一个VHF滤波器、一个IF滤波器和一个晶体振荡器，外加几个电阻器、电容器和电感器，价格在1～5美元之间，取决于应用的实际情况。Mitel公司正在用KESRX05这类IC扩展其发送器和接收器系列，KESRX05是老型号ESRX04 PLL控制接收器的升级产品，通过一个内部除以64的预定标器而锁定在某个基准晶体振荡器上。这种工作于260～470MHz频段的接收器采用ASK调制，允许数据速率高达100kbps，而普通的数据速率还不到5kbps。在433MHz、2kbps数据率和50％的占空度时，接收器的灵敏度为－160～－109dBm。Mitel公司还用抗干扰电路重新设计了接收器，这种电路能抑制在433.92MHz处相邻信道的干扰，例如那些来自附近业余无线电转发器的信号。有了这样的特性，你就可以用一个便宜的LC前端滤波器代替价格昂贵的SAW滤波器。重新设计后的接收器也把工作温度从前一代产品的85℃延伸到105℃；这种延伸对许多实际应用是重要的筹码，因为环境温度再加上阳光直晒会使IC的温度升得很高。Infineon Technologies公司（其前身是Siemens Components公司）也在把其次400MHz的产品，扩展成频带更高的产品。该公司针对868～870MHz和433～435MHz两个频带提供TDA5100ASK／FSK发送器；对欧洲市场提供互补式TDA5200ASK超外差接收器。Infineon公司还提供面向美国市场的TDA5101和TDA5251，使用的工作频带为3.5～345MHz。发送器是一种以16引脚TSSOPO封装的IC，售价为1.50美元（批量50000个），工作电压为2.1～4V。IC上集成有VCO、PLL、晶体振监器、电源稳压器和功率放大器。你可以采用带有μC的发送器，而μC是采用与发送器件共同的钟频晶振运作的。接收器用的是5V电源，也包括一个VCO、PLL、限幅器、几个滤波器和一个数字比较器；灵敏度为1μC。售价0.85美元（批量50,000）的IC采用28引脚的TSSOP封装。Motorola公司也提供宽带RF IC，它可与基频信号处理器一道用于RF信道。该公司的MC13146电路从直流到1.8GHz的发送器，在1dB压缩点可泵升10dBm输出。该发送器包括一个线性混频器、VCO、双模预定标器和功率放大器。工作电压为2.7～6.5V，消耗电流在1.8GHz时低于25mA；关机模式时，可降至66μA。相配的MC13145接收器有一个低噪声放大器、两个混频器、一个VCO、一个双模预定标器、一个中频放大器和限幅器，一个RSS1电路和一个无电感FM／FSK调制解调器。发送器采用24脚的LQFP封装；而接收器是采用48脚的LQFP封装。Chipcon Components AS公司的收发器IC引起了们极大的注意，因为它的输出功率相当高，因而作用距离也随之加大。用于300～500MHz ISM场合的CC400 FSK数据传输率为9.6kbps，半双工运行时距离可达2000米（图2）。输出功率范围从－5dBm至＋14dBm，这样你就可以按1dB档次编程；接收器灵敏度在1.2kbps和10－3BER时为－112dBm 。IC以28引脚SSOP封装，工作电压为2.7～3.3V，接收器全天通电时的电流要求为18mA，用于轮询方式时平均工作电流为180μA。
厂家也提供全套开发配置，包括PC可配置的无线电模块、电缆和接插件，以及在PC上运行的软件。最近，RF Micro Dexices公司推出了一对用于902～928MHz ISM频带的扩频发送器和接收器IC。RF2908包括一个双变换接收器、一个正交调制器、双中频放大器、滤波器、数字比较器和一个PLL合成器。这种68脚LQFP封装的IC售价为5.25美元（批量10000）。相配的RF 2909支持直接调制控制，用户可设置这种24引脚SSOP封装的电路的输出功率电平，从1mW到80mW，售价为2.35美元（批量10000）。也有用于900MHz的，Level One公司的LXT810型，是32ksps扩频收发器，作用距离为100米（输出功率为1mW至100mW），不需要调谐、调整或滤波器。用这种IC做的完整设计，所用分立元件不到30个。如果你不想用清一色的IC来设计，也能考虑混合方式的话，就会发现有些厂家，如RF Monolithics公司提供的一些器件也只比封装的IC稍大一点，但却会扫清设计障碍，使设计绝对简单化。产品系列包括运行在433MHz和916MHz频段的发送器、接收器和收发器，而且已被认证的不同型号可用于世界的不同地区。例如，该公司售价15.20美元（批量1000）的3V RX6000放大器按序混合（ASH）接收器，支持的数据率可达115.2kbps，所用结构带有一个宽动态量程算法检测器、一个数字限幅器、数字式AGC、用于带外抑制的两级SAW滤波，并能支持几乎在任何天线阻抗下的稳定性（图3）。在许多RF链路应用中，这种稳定系数是非常重要的，因为天线在其面向和对其周围传导面的邻近度改变时，实际阻抗也会改变。ASH接收器的设计极大地提高了频道捕捉效应，而在RF场合内最强的信号就能对接收器起主导作用并进行全面捕捉。同时，对不感兴趣的和较弱的信号，接收器就加以忽略，而这样并不使解调BER的功能降低（虽然这些特性看起来像是达尔文式（Darwinian）的，也是反映RF稠密律的，但却有利于建立好的链接！）。参考文献1介绍了独特的ASH结构及其特性的很有见地的讨论，并介绍了有关生产厂家之外的许多关键设计和应用问题。你可能不久就会看到Philsar Electronics公司的一种全双工收发器IC，工作频率为200～928MHz。这种多用途32引脚SSOP封装的RF支持的数据率达到10kbps，包含有PLL、VCO和晶体振荡器以及其他主要功能的部件。它要求约10个非关键的外部无源元件，并用一个有源滤波器使设计达到最佳功能。这种3V的IC在接收模式时要求2.5mA电流（待机时为1μA），发送模式时则为6mA，能产生－12dBm的RF输出电平，在1000个取样／秒时灵敏度为－115dBm。为了工作于2.4GHz ISM频带，National Semiconductor公司提供一种LMX3162收发器，它能提供一个进家庭和小办公室LAN的输入点（图4）。其中的接收器，RF灵敏度为－93dBm，RSSI灵敏度可达－100dBm。85dB增益的中频放大器组紧跟这个前端，前端的系统噪声系数为6.5dB。可用未经调整的3～5.5V电源供电，以48引脚封装。在售价为5.60美元（批量1000个）的单变换收发器中，有一个收发功能共用的1.3GHz PLL、一个2.4GHz的倍频器、一个低噪声放大器、几个缓冲器、一个混频器、以及各种相关接收信道的功能和基本发送信号通道。National Semiconductor公司与系统集成器伙伴RTX Telecon A/S公司合作，也向用户提供参考设计，包括原理图、电路布局、软件及技术文件。针对2.4GHz工作频段，Digital Wireless公司有一个输出功率为100mW的完整调制解调器，装在9mm厚的外壳中，外壳尺寸不到46×80cm（图5）。作为跳频、扩频部件，WIT2410 3.3V的调制解调器，支持的数据速率达到115kbps。不管你接触的是哪一个生产厂家，一定要弄清该厂IC产品的完备性如何，因为完备性和审美一样，是情人眼里的西施，完备性的确是一个标志，它说明你还需要给IC添加多少以及加什么型号的无源和有源器件才能完成设计。外接元器件多也不一定就是坏事，因为通常这也说明IC给你留下了灵活度，让你去选择频率、数据率、在频宽和回路响应方面的得失，以及发送器和接收器的其他重要技术规格。你需要制定，
标准的IC设计究竟是否限制了你去满足应用的要求，还是你需要的东西多少有些特别，要采用多一些外部电路来加大灵活性。请记住：一个器件越是完备，你需要用以确定电路中讨厌的EMI和对电器EMI敏感度的规定测试，也就越少。最后，在还没有鉴定红外链接器是否适合该项应用之前，先不要考虑使用RF IC。红外链接器支持的距离是1米和1Mbps的数据率。这类链接器的缺陷也正是它们的长处：它们只在视线内工作，而且发送器和接收器也必须相互大致排成一行。在这些限制因素内，你就能有一个性能价格比好的、功耗低的、也容易设计的链接器。针对硬件和互操作性，通过红外数据协会（Infrared Data Association）可得到基本硬件以上的所有约定层次的软件及某种程度的标准化，而这又是RF链接器通常所缺少的。

4万 · 2009-8-3 18:20

射频电路板设计技巧

成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的进展进行全面持续的评估。而这种细致的设计技巧正是国内大多数电子企业文化所欠缺的。
近几年来，由于蓝芽设备、无线局域网络(WLAN)设备，和行动电话的需求与成长，促使业者越来越关注RF电路设计的技巧。从过去到现在，RF电路板设计如同电磁干扰(EMI)问题一样，一直是工程师们最难掌控的部份，甚至是梦魇。若想要一次就设计成功，必须事先仔细规划和注重细节才能奏效。
射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种「黑色艺术」(black art) 。但这只是一种以偏盖全的观点，RF电路板设计还是有许多可以遵循的法则。不过，在实际设计时，真正实用的技巧是当这些法则因各种限制而无法实施时，如何对它们进行折衷处理。重要的RF设计课题包括：阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波...等，本文将集中探讨与RF电路板分区设计有关的各种问题。
微过孔的种类
电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连接，这就需要用到微过孔(microvia)。通常微过孔直径为0.05mm至0.20mm，这些过孔一般分为三类，即盲孔(blind via)、埋孔(bury via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为组件的黏着定位孔。
采用分区技巧
在设计RF电路板时，应尽可能把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来。简单的说RF接，就是让高功率RF发射电路远离低功率收电路。如果PCB板上有很多空间，那么可以很容易地做到这一点。但通常零组件很多时，PCB空间就会变的很小，因此这是很难达到的。可以把它们放在PCB板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器(buffer)和压控振荡器(VCO)。
设计分区可以分成实体分区(physical partitioning)和电气分区(Electrical partitioning)。实体分区主要涉及零组件布局、方位和屏蔽等问题；电气分区可以继续分成电源分配、RF走线、敏感电路和信号、接地等分区。
实体分区
零组件布局是实现一个优异RF设计的关键，最有效的技术是首先固定位于RF路径上的零组件，并调整其方位，使RF路径的长度减到最小。并使RF输入远离RF输出，并尽可能远离高功率电路和低功率电路。
最有效的电路板堆栈方法是将主接地安排在表层下的第二层，并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主接地上的虚焊点，并可减少RF能量泄漏到层叠板内其它区域的机会。
在实体空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最小。RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块接地面积。正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么零组件布局通常在行动电话PCB板设计中占大部份时间的原因。
在行动电话PCB板上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放在另一面，并最终藉由双工器在同一面上将它们连接到RF天线的一端和基频处理器的另一端。这需要一些技巧来确保RF能量不会藉由过孔，从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以藉由将盲孔安排在PCB板两面都不受RF干扰的区域，来将过孔的不利影响减到最小。
金属屏蔽罩
有时，不太可能在多个电路区块之间保留足够的区隔，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也有副作用，例如：制造成本和装配成本都很高。
外形不规则的金属屏蔽罩在制造时很难保证高精密度，长方形或正方形金属屏蔽罩又使零组件布局受到一些限制；金属屏蔽罩不利于零组件更换和故障移位；由于金属屏蔽罩必须焊在接地面上，而且必须与零组件保持一个适当的距离，因此需要占用宝贵的PCB板空间。
尽可能保证金属屏蔽罩的完整非常重要，所以进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好将信号线路层的下一层设为接地层。RF信号线可以从金属屏蔽罩底部的小缺口和接地缺口处的布线层走线出去，不过缺口处周围要尽可能被广大的接地面积包围，不同信号层上的接地可藉由多个过孔连在一起。
尽管有以上的缺点，但是金属屏蔽罩仍然非常有效，而且常常是隔离关键电路的唯一解决方案。
电源去耦电路
此外，恰当而有效的芯片电源去耦(decouple)电路也非常重要。许多整合了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来滤除全部的电源噪音。(图一)
《图一　芯片电源去耦电路》

最小电容值通常取决于电容本身的谐振频率和接脚电感，C4的值就是据此选择的。C3和C2的值由于其自身接脚电感的关系而相对比较大，从而RF去耦效果要差一些，不过它们较适合于滤除较低频率的噪音信号。RF去耦则是由电感L1完成的，它使RF信号无法从电源线耦合到芯片中。因为所有的走线都是一条潜在的既可接收也可发射RF信号的天线，所以，将射频信号与关键线路、零组件隔离是必须的。
这些去耦组件的实体位置通常也很关键。这几个重要组件的布局原则是：C4要尽可能靠近IC接脚并接地，C3必须最靠近C4，C2必须最靠近C3，而且IC接脚与C4的连接走线要尽可能短，这几个组件的接地端(尤其是C4)通常应当藉由板面下第一个接地层与芯片的接地脚相连。将组件与接地层相连的过孔应该尽可能靠近PCB板上的组件焊盘，最好是使用打在焊盘上的盲孔将连接线电感减到最小，电感L1应该靠近C1。
一个集成电路或放大器常常具有一个开集极(open collector)输出，因此需要一个上拉电感(pullup inductor)来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于对这一电感的电源端进行去耦。有些芯片需要多个电源才能工作，因此可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯片周围没有足够的空间，那么去耦效果可能不佳。
尤其需要特别注意的是:电感极少平行靠在一起，因为这将形成一个空芯变压器，并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中之一的高度，或者成直角排列以使其互感减到最小。
电气分区
电气分区原则上与实体分区相同，但还包含一些其它因素。现代行动电话的某些部份采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着行动电话需要运行多种电源，而这产生更多的隔离问题。电源通常由连接线(connector)引入，并立即进行去耦处理以滤除任何来自电路板外部的噪音，然后经过一组开关或稳压器，之后，进行电源分配。
在行动电话里，大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独设计出一条尽可能宽的大电流线路，以使发射时的压降(voltage drop)能减到最低。为了避免太多电流损耗，需要利用多个过孔将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源接脚端对它进行充分的去耦，那么高功率噪音将会辐射到整块电路板上，并带来各种各样的问题。高功率放大器的接地相当重要，并经常需要为其设计一个金属屏蔽罩。
RF输出必须远离RF输入
在大多数情况下，必须做到RF输出远离RF输入。这原则也适用于放大器、缓冲器和滤波器。在最坏的情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。它们可能会变得不稳定，并将噪音和互调相乘信号(intermodulation products)添加到RF信号上。
如果射频信号线从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先在滤波器周围必须是一块主接地面积，其次滤波器下层区域也必须是一块接地面积，并且此接地面积必须与围绕滤波器的主接地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器接脚也是个好方法。此外，整块电路板上各个地方的接地都要十分小心，否则可能会在不知不觉中引入一条不希望发生的耦合信道。(图二)详细说明了这一接地办法。
《图二　滤波器四周被接地面（绿色区域）包围》

有时可以选择走单端(single-ended)或平衡的RF信号线(balanced RF traces)，有关串音(crosstalk)和EMC/EMI的原则在这里同样适用。平衡RF信号线如果走线正确的话，可以减少噪音和串音，但是它们的阻抗通常比较高。而且为了得到一个阻抗匹配的信号源、走线和负载，需要保持一个合理的线宽，这在实际布线时可能会有困难。
缓冲器
缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部份，并用于驱动不同的电路。尤其是本地振荡器可能需要缓冲器来驱动多个混频器。当混频器在RF频率处到达共模隔离(common mode isolation)状态时，它将无本人常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。
缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。
压控振荡器
压控振荡器(VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪音转换为微小的频率变化，而这就给RF信号增加了噪音。总之，在压控振荡器处理过以后，再也没有办法从RF输出信号中将噪音去掉。困难在于VCO控制线(control line)的期望频宽范围可能从DC到2MHz，而藉由滤波器来去掉这么宽的频带噪音几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部份，它在很多地方都有可能引入噪音，因此必须非常小心处理VCO控制线。
谐振电路
谐振电路(tank circuit)用于发射机和接收机，它与VCO有关，但也有它自己的特点。简单地说，谐振电路是由一连串具有电感电容的二极管并连而成的谐振电路，它有助于设定VCO工作频率和将语音或数据调变到RF载波上。
所有VCO的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的零组件、占据面积大、通常运行在一个很高的RF频率下，因此谐振电路通常对噪音非常敏感。信号通常排列在芯片的相邻接脚上，但这些信号接脚又需要与较大的电感和电容配合才能工作，这反而需要将这些电感和电容的位置尽量靠近信号接脚，并连回到一个对噪音很敏感的控制环路上，但是又要尽量避免噪音的干扰。要做到这点是不容易的。
自动增益控制放大器
自动增益控制(AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪音，不过由于行动电话具备处理发射和接收信号强度快速变化的能力，因此要求AGC电路有一个相当大的频宽，这就使AGC放大器很容易引入噪音。
设计AGC线路必须遵守模拟电路的设计原则，亦即使用很短的输入接脚和很短的反馈路径，而且这两处都必须远离RF、IF或高速数字信号线路。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须在输入或输出端设计一条长的走线，那么最好是选择在输出端实现它，因为，通常输出端的阻抗要比输入端低得多，而且也不容易引入噪音。通常信号电平越高，就越容易将噪音引入到其它电路中。
接地
要确保RF走线下层的接地是实心的，而且所有的零组件都要牢固地连接到主接地上，并与其它可能带来噪音的走线隔离开来。此外，要确保VCO的电源已得到充分去耦，由于VCO的RF输出往往是一个相当高的电平，VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意。事实上，VCO往往放在RF区域的末端，有时它还需要一个金属屏蔽罩。
在所有PCB设计中，尽可能将数字电路远离模拟电路是一个大原则，它同样也适用于RF PCB设计。公共模拟接地和用于屏蔽和隔开信号线的接地通常是同等重要的。同样应使RF线路远离模拟线路和一些很关键的数字信号，所有的RF走线、焊盘和组件周围应尽可能是接地铜皮，并尽可能与主接地相连。微型过孔（microvia）构造板在RF线路开发阶段很有用，它毋须花费任何开销就可随意使用很多过孔，否则在普通PCB板上钻孔将会增加开发成本，这在大批量产时是不经济的。
将一个实心的整块接地面直接放在表面下第一层时，隔离效果最好。将接地面分成几块来隔离模拟、数字和RF线路时，其效果并不好，因为最终总是有一些高速信号线要穿过这些分开的接地面，这不是很好的设计。
还有许多与信号和控制线相关的课题需要特别注意，但它们超出了本文探讨的范围。
结语
不论RF PCB设计是不是一门「黑色艺术」，遵守一些基本的RF设计规则和参考一些优异的设计实例将有助于完成RF设计工作。成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的进展进行全面持续的评估。而这种细致的设计技巧正是国内大多数电子企业文化所欠缺的。

4万 · 2009-8-3 18:21

确保信号完整性的电路板设计准则

信号完整性（SI）问题解决得越早，设计的效率就越高，从而可避免在电路板设计完成之后才增加端接器件。SI设计规划的工具和资源不少，本文探索信号完整性的核心议题以及解决SI问题的几种方法，在此忽略设计过程的技术细节。
　　1 、SI问题的提出
　　随着IC输出开关速度的提高，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。即使过去你没有遇到SI问题，但是随着电路工作频率的提高，今后一定会遇到信号完整性问题。
　　信号完整性问题主要指信号的过冲和阻尼振荡现象，它们主要是IC驱动幅度和跳变时间的函数。也就是说，即使布线拓扑结构没有变化，只要芯片速度变得足够快，现有设计也将处于临界状态或者停止工作。我们用两个实例来说明信号完整性设计是不可避免的。
　　实例之一︰在通信领域，前沿的电信公司正为语音和数据交换生产高速电路板（高于500MHz），此时成本并不特别重要，因而可以尽量采用多层板。这样的电路板可以实现充分接地并容易构成电源回路，也可以根据需要采用大量离散的端接器件，但是设计必须正确，不能处于临界状态。
　　SI和EMC专家在布线之前要进行仿真和计算，然后，电路板设计就可以遵循一系列非常严格的设计规则，在有疑问的地方，可以增加端接器件，从而获得尽可能多的SI安全裕量。电路板实际工作过程中，总会出现一些问题，为此，通过采用可控阻抗端接线，可以避免出现SI问题。简而言之，超标准设计可以解决SI问题。
　　实例之二︰从成本上考虑，电路板通常限制在四层以内（里面两层分别是电源层和接地层）。这极大限制了阻抗控制的作用。此外，布线层少将加剧串扰，同时信号线间距还必须最小以布放更多的印制线。另一方面，设计工程师必须采用最新和最好的CPU、内存和视频总线设计，这些设计就必须考虑SI问题。
　　关于布线、拓扑结构和端接方式，工程师通常可以从CPU制造商那里获得大量建议，然而，这些设计指南还有必要与制造过程结合起来。在很大程度上，电路板设计师的工作比电信设计师的工作要困难，因为增加阻抗控制和端接器件的空间很小。此时要充分研究并解决那些不完整的信号，同时确保产品的设计期限。
　　下面介绍设计过程通用的SI设计准则。
　　2 、设计前的准备工作
　　在设计开始之前，必须先行思考并确定设计策略，这样才能指导诸如元器件的选择、工艺选择和电路板生产成本控制等工作。就SI而言，要预先进行调研以形成规划或者设计准则，从而确保设计结果不出现明显的SI问题、串扰或者时序问题。有些设计准则可以由IC制造商提供，然而，芯片供货商提供的准则（或者你自己设计的准则）存在一定的局限性，按照这样的准则可能根本设计不了满足SI要求的电路板。如果设计规则很容易，也就不需要设计工程师了。
　　在实际布线之前，首先要解决下列问题，在多数情况下，这些问题会影响你正在设计（或者正在考虑设计）的电路板，如果电路板的数量很大，这项工作就是有价值的。
　　3 、电路板的层叠
　　某些项目组对PCB层数的确定有很大的自主权，而另外一些项目组却没有这种自主权，因此，了解你所处的位置很重要。与制造和成本分析工程师交流可以确定电路板的层叠误差，这时还是发现电路板制造公差的良机。比如，如果你指定某一层是50Ω阻抗控制，制造商怎样测量并确保这个数值呢？
　　其它的重要问题包括︰预期的制造公差是多少？在电路板上预期的绝缘常数是多少？线宽和间距的允许误差是多少？接地层和信号层的厚度和间距的允许误差是多少？所有这些信息可以在预布线阶段使用。
　　根据上述数据，你就可以选择层叠了。注意，几乎每一个插入其它电路板或者背板的PCB都有厚度要求，而且多数电路板制造商对其可制造的不同类型的层有固定的厚度要求，这将会极大地约束最终层叠的数目。你可能很想与制造商紧密合作来定义层叠的数目。应该采用阻抗控制工具为不同层生成目标阻抗范围，务必要考虑到制造商提供的制造允许误差和邻近布线的影响。
　　在信号完整的理想情况下，所有高速节点应该布线在阻抗控制内层（例如带状线），但是实际上，工程师必须经常使用外层进行所有或者部分高速节点的布线。要使SI最佳并保持电路板去耦，就应该尽可能将接地层/电源层成对布放。如果只能有一对接地层/电源层，你就只有将就了。如果根本就没有电源层，根据定义你可能会遇到SI问题。你还可能遇到这样的情况，即在未定义信号的返回通路之前很难仿真或者仿真电路板的性能。
　　4 、串扰和阻抗控制
　　来自邻近信号线的耦合将导致串扰并改变信号线的阻抗。相邻平行信号线的耦合分析可能决定信号线之间或者各类信号线之间的“安全”或预期间距（或者平行布线长度）。比如，欲将时钟到数据信号节点的串扰限制在100mV以内，却要信号走线保持平行，你就可以通过计算或仿真，找到在任何给定布线层上信号之间的最小允许间距。同时，如果设计中包含阻抗重要的节点（或者是时钟或者专用高速内存架构），你就必须将布线放置在一层（或若干层）上以得到想要的阻抗。
　　5 、重要的高速节点
　　延迟和时滞是时钟布线必须考虑的关键因素。因为时序要求严格，这种节点通常必须采用端接器件才能达到最佳SI质量。要预先确定这些节点，同时将调节元器件放置和布线所需要的时间加以计划，以便调整信号完整性设计的指针。
　　6 、技术选择
　　不同的驱动技术适于不同的任务。信号是点对点的还是一点对多抽头的？信号是从电路板输出还是留在相同的电路板上？允许的时滞和噪声裕量是多少？作为信号完整性设计的通用准则，转换速度越慢，信号完整性越好。50MHz时钟采用500ps上升时间是没有理由的。一个2-3ns的摆率控制器件速度要足够快，才能保证SI的品质，并有助于解决象输出同步交换（SSO）和电磁兼容（EMC）等问题。
　　在新型FPGA可编程技术或者用户定义ASIC中，可以找到驱动技术的优越性。采用这些定制或者半定制器件，你就有很大的余地选定驱动幅度和速度。设计初期，要满足FPGA或ASIC设计时间的要求并确定恰当的输出选择，如果可能的话，还要包括引脚选择。
　　在这个设计阶段，要从IC供货商那里获得合适的仿真模型。为了有效的覆盖SI仿真，你将需要一个SI仿真程序和相应的仿真模型（可能是IBIS模型）。
　　最后，在预布线和布线阶段你应该建立一系列设计指南，它们包括︰目标层阻抗、布线间距、倾向采用的器件工艺、重要节点拓扑和端接规划。
　　7 、预布线阶段
　　预布线SI规划的基本过程是首先定义输入参数范围（驱动幅度、阻抗、跟踪速度）和可能的拓扑范围（最小/最大长度、短线长度等），然后运行每一个可能的仿真组合，分析时序和SI仿真结果，最后找到可以接受的数值范围。
　　接着，将工作范围解释为PCB布线的布线约束条件。可以采用不同软件工具执行这种类型的“清扫”准备工作，布线程序能够自动处理这类布线约束条件。对多数用户而言，时序信息实际上比SI结果更为重要，互连仿真的结果可以改变布线，从而调整信号通路的时序。
　　在其它应用中，这个过程可以用来确定与系统时序指针不兼容的引脚或者器件的布局。此时，有可能完全确定需要手工布线的节点或者不需要端接的节点。对于可编程器件和ASIC来说，此时还可以调整输出驱动的选择，以便改进SI设计或避免采用离散端接器件。
　　8 、布线后SI仿真
　　一般来说，SI设计指导规则很难保证实际布线完成之后不出现SI或时序问题。即使设计是在指南的引导下进行，除非你能够持续自动检查设计，否则，根本无法保证设计完全遵守准则，因而难免出现问题。布线后SI仿真检查将允许有计划地打破或者改变设计规则，但是这只是出于成本考虑或者严格的布线要求下所做的必要工作。
　　现在，采用SI仿真引擎，完全可以仿真高速数字PCB甚至是多板系统，自动屏蔽SI问题并生成精确的“引脚到引脚”延迟参数。只要输入信号足够好，仿真结果也会一样好。这使得器件模型和电路板制造参数的精确性成为决定仿真结果的关键因素。很多设计工程师将仿真“最小”和“最大”的设计角落，再采用相关的信息来解决问题并调整生产率。
　　9 、后制造阶段
　　采取上述措施可以确保电路板的SI设计品质，在电路板装配完成之后，仍然有必要将电路板放在测试平台上，利用示波器或者TDR（时域反射计）测量，将真实电路板和仿真预期结果进行比较。这些测量数据可以帮助你改进模型和制造参数，以便你在下一次预设计调研工作中做出更佳的（更少的约束条件）决策。
　　10 、模型的选择
　　关于模型选择的**很多，进行静态时序验证的工程师们可能已经注意到，尽管从器件数据表可以获得所有的数据，要建立一个模型仍然很困难。SI仿真模型正好相反，模型的建立容易，但是模型数据却很难获得。本质上，SI模型数据唯一的可靠来源是IC供货商，他们必须与设计工程师保持默契的配合。IBIS模型标准提供了一致的数据载体，但是IBIS模型的建立及其品质的保证却成本高昂，IC供货商对此投资仍然需要市场需求的推动作用，而电路板制造商可能是唯一的需方市场。
　　11 、未来技术的趋势
　　设想系统中所有输出都可以调整以匹配布线阻抗或者接收电路的负载，这样的系统测试方便，SI问题可以通过编程解决，或者按照IC特定的工艺分布来调整电路板使SI达到要求，这样就能使设计容差更大或者使硬件配置的范围更宽。
　　目前，业界也在关注一种SI器件技术，其中许多技术包含设计好的端接装置（比如LVDS）和自动可编程输出强度控制和动态自动端接功能，采用这些技术的设计可以获得优良的SI品质，但是，大多数技术与标准的CMOS或者TTL逻辑电路差别太大，与现有仿真模型的配合不大好。
　　因此，EDA公司也正加入到“轻轻松松设计”的竞技场之中，人们为了在设计初期解决SI问题已经做了大量工作，将来，不必SI专家就能借助自动化工具解决SI问题。尽管目前技术还没有发展到那个水平，但是人们正探索新的设计方法，从“SI和时序布线”出发开始设计的技术仍在发展，预计未来几年内将诞生新的设计技术。

4万 · 2009-8-3 18:22

Protel软件在高频电路布线中的技巧

数字器件正朝着高速、低耗、小体积、高抗干扰性的方向发展，这一发展趋势对印刷电路板的设计提出了很多新要求。Protel软件在国内的应用已相当普遍，然而，不少设计者仅仅关注于Protel软件的“布通率”，对Protel软件为适应器件特性的变化所做的改进并未用于设计中，这不仅使得软件资源浪费较严重，更使得很多新器件的优异性能难以发挥。本文拟在简介高频电路布线一般要求的同时，以Protel for Windows V1.5软件为例来介绍一下高频电路布线时Protel软件能提供的一些特殊对策。
　　(1)高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。 Protel for Windows V1.5能提供 16个铜线层和4个电源层，合理选择层数能大幅度降低印板尺寸，能充分利用中间层来设置屏蔽，能更好地实现就近接地，能有效地降低寄生电感，能有效缩短信号的传输长度，能大幅度地降低信号间的交叉干扰等等，所有这些都对高频电路的可靠工作有利。有资料显示，同种材料时，四层板要比双面板的噪声低20dB。但是，板层数越高，制造工艺越复杂，成本越高。
　　(2)高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线，需要转折，可用45度折线或圆弧转折，这种要求在低频电路中仅仅用于提高钢箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。用Protel布线时可在以下两处预先设置，一是在“Options”菜单的“Track Mode”子菜单中预约以 45／90 Line或 90 Arc／Line方式布线，二是在“Auto”菜单的“Setup Autorouter…”项所打开的Routing Passes”对话框中选定“Add Arcs”，以便自动布线结束时使转角圆弧化。
　　(3)高频电路器件管脚间的引线越短越好。Protel满足布线最短化的最有效手段是在自动市线前对个别重点的高速网络进行“布线”预约。首先，打开“Netlst”菜单的“Edit Net”子菜单，会出现一个“Change Net”对话框，把此对话框中的“OptimizeMethod（布线优化模式）”选为“Shortest（最短化）”Rp可。其次，从整体考虑，元件布局时用“Auto”中Placement Tools－Shove’和“Auto”中的“Density(密度检查)”来对比调整，使元件排列紧凑，并配合“Netlist”菜单中的“Length”功能和“Info”菜单中的Lengthof selection”功能，对所选定的需最短化的重点网络进行布线长度测量。
　（4）高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好，据测，一个过孔可带来约0.5 pF的分布电容，减少过孔数能显著提高速度。Protel软件专门提供了这一功能，它在 Auto菜单的Setup Autorouter…”项所打开的Routing Passes”对话框中，有一个“Advanced”栏目，把其中的“Smoothing”设为接通即可。
　（5）高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一层内的平行走线几乎无法避免，但是在相邻的两个层，走线的方向务必取为相互垂直，这在Protel中不难办到但却容易忽视。在“Auto”菜单的“Setup Autorouter…项所打开的Routing Lagers对话框中允许对每一层的走线方向进行预定，供预选的方向有三种：“Horizontal、Vertical和 No Prefer－ence”，不少用户习惯选用“No Preference（无特定取向）”，认为这样布通率高，但是，在高频电路布线中最好在相邻层分别取水平和竖直布线交替进行。同一层内的平行走线无法避免，但可以在印板反面大面积敷设地线来降低干扰（这是针对常用的双面板而言，多层板可利用中间的电源层来实现这一功能），Protel软件过去只提供了简单的“Fill”功能来应付这种需求，现在Windows下的Protel除此之外还在“Edit”菜单的“Place”选项中提供了更强大的放置“Polygon Plane”的功能，即：多边形栅格（条）铜箔面，如果在放置它时就把多边形取为整个印板的一个面，并把此栅格（条）与电路的GND网络连通，那么，该功能将能实现整块电路板的某一面的“铺铜”操作，经过“铺铜”的电路板除能提高刚才所讲的高频抗干扰能力外，还对散热、印板强度等有很大好处，另外，在电路板金属机箱上的固定处若加上镀锡栅条，不仅可以提高固定强度，保障接触良好，更可利用金属机箱构成合适的公共线。在软件菜单中打开此功能后可见到一个“Place Polygon Plane对话框，它会问你是否要把所放置的多边形栅格（条）与网络接通（connect net），若接通该项，退出对话框时将提示你给出欲接通的网络名，给定接通GND网络将能起到屏蔽层的作用。同时还会问你“铺铜”的图案是用水平条（horizonta）、竖直条（vertica）还是栅格（两者都选即可）。选用栅格将会有较好的屏蔽效果，同时，栅格网的尺寸（习惯称作为“目”）确定依据所要重点屏蔽的干扰频率而定。
　（6）对特别重要的信号线或局部单元实施地线包围的措施。该措施在Protel软件中也能自动实现，它就是“Edit”菜单的“Place”下的“Outline Select－ed Items”，即：绘制所选对象的外轮廓线。利用此功能，可以自动地对所选定的重要信号线进行所谓的“包地”处理，当然，把此功能用于时钟等单元局部进行包地处理对高速系统也将非常有益。
　（7）各类信号走线不能形成环路，地线也不能形成电流环路。Protel自动布线的走线原则除了前面所讲的最短化原则外，还有基于X方向、基于Y方向和菊花状（daisy）走线方式，采用菊花状走线能有效避免布线时形成环路。具体可打开‘Netlist”菜单的“Edit Net”子菜单，出现一个“Change Net”对话框，把此对话框中的“Optimize Method（布线优化模式）”选为“Daisy Chain”即可。
　（8）每个集成电路块的附近应设置一个高频退耦电容。由于Protel软件在自动放置元件时并不考虑退耦电容与被退耦的集成电路间的位置关系，任由软件放置，使两者相距太远，退耦效果大打折扣，这时必须用手工移动元件（“ Edit”、“ Move”“component”）的办法事先干预两者位置，使之靠近。
　（9）模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠，在电路原理图上对它一般不予表达，由此形成的网络表（netlist）就不包含这类元件，布线时就会因此而忽略它的存在。针对此现实，可在原理图中把它当作电感，在PCB元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线汇合点的合适位置上。

4万 · 2009-8-3 18:24

RF产品设计的PCB布线技巧

一轮蓝牙设备、无绳电话和蜂窝电话需求**正促使中国电子工程师越来越关注RF电路设计技巧。RF电路板的设计是最令设计工程师感到头疼的部分，如想一次获得成功，仔细规划和注重细节是必须加以高度重视的两大关键设计规则。
射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。
当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，不过，本文将集中探讨与RF电路板分区设计有关的各种问题。
今天的蜂窝电话设计以各种方式将所有的东西集成在一起，这对RF电路板设计来说很不利。现在业界竞争非常激烈，人人都在找办法用最小的尺寸和最小的成本集成最多的功能。模拟、数字和RF电路都紧密地挤在一起，用来隔开各自问题区域的空间非常小，而且考虑到成本因素，电路板层数往往又减到最小。令人感到不可思议的是，多用途芯片可将多种功能集成在一个非常小的裸片上，而且连接外界的引脚之间排列得又非常紧密，因此RF、IF、模拟和数字信号非常靠近，但它们通常在电气上是不相干的。电源分配可能对设计者来说是一个噩梦，为了延长电池寿命，电路的不同部分是根据需要而分时工作的，并由软件来控制转换。这意味着你可能需要为你的蜂窝电话提供5到6种工作电源。

RF布局概念
在设计RF布局时，有几个总的原则必须优先加以满足：
尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF接收电路。如果你的PCB板上有很多物理空间，那么你可以很容易地做到这一点，但通常元器件很多，PCB空间较小，因而这通常是不可能的。你可以把他们放在PCB板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器和压控制振荡器(VCO)。
确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。稍后，我们将讨论如何根据需要打破这个设计原则，以及如何避免由此而可能引起的问题。
芯片和电源去耦同样也极为重要，稍后将讨论实现这个原则的几种方法。
RF输出通常需要远离RF输入，稍后我们将进行详细讨论。
敏感的模拟信号应该尽可能远离高速数字信号和RF信号。
如何进行分区？
设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。
首先我们讨论物理分区问题。元器件布局是实现一个优秀RF设计的关键，最有效的技术是首先固定位于RF路径上的元器件，并调整其朝向以将RF路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。
最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层，并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点，并可减少RF能量泄漏到层叠板内其他区域的机会。
在物理空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最小。RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块地。正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么元器件布局通常在蜂窝电话PCB板设计中占大部分时间的原因。
在蜂窝电话PCB板上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上。需要一些技巧来确保直通过孔不会把RF能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以通过将直通过孔安排在PCB板两面都不受RF干扰的区域来将直通过孔的不利影响减到最小。
有时不太可能在多个电路块之间保证足够的隔离，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也存在问题，例如：自身成本和装配成本都很贵；外形不规则的金属屏蔽罩在制造时很难保证高精度，长方形或正方形金属屏蔽罩又使元器件布局受到一些限制；金属屏蔽罩不利于元器件更换和故障定位；由于金属屏蔽罩必须焊在地上，必须与元器件保持一个适当距离，因此需要占用宝贵的PCB板空间。
尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好走线层的下面一层PCB是地层。RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起。尽管有以上的问题，但是金属屏蔽罩非常有效，而且常常还是隔离关键电路的唯一解决方案。
此外，恰当和有效的芯片电源去耦也非常重要。许多集成了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音(见图1)。
最小电容值通常取决于其自谐振频率和低引脚电感，C4的值就是据此选择的。C3和C2的值由于其自身引脚电感的关系而相对较大一些，从而RF去耦效果要差一些，不过它们较适合于滤除较低频率的噪声信号。电感L1使RF信号无法从电源线耦合到芯片中。记住：所有的走线都是一条潜在的既可接收也可发射RF信号的天线，另外将感应的射频信号与关键线路隔离开也很必要。
这些去耦元件的物理位置通常也很关键，图2表示了一种典型的布局方法。这几个重要元件的布局原则是：C4要尽可能靠近IC引脚并接地，C3必须最靠近C4，C2必须最靠近C3，而且IC引脚与C4的连接走线要尽可能短，这几个元件的接地端(尤其是C4)通常应当通过下一地层与芯片的接地引脚相连。将元件与地层相连的过孔应该尽可能靠近PCB板上元件焊盘，最好是使用打在焊盘上的盲孔以将连接线电感减到最小，电感应该靠近C1。
一块集成电路或放大器常常带有一个开漏极输出，因此需要一个上拉电感来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于对这一电感端的电源进行去耦。有些芯片需要多个电源才能工作，因此你可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯片周围没有足够空间的话，那么可能会遇到一些麻烦。
记住电感极少并行靠在一起，因为这将形成一个空芯变压器并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中一个器件的高度，或者成直角排列以将其互感减到最小。
电气分区原则大体上与物理分区相同，但还包含一些其它因素。现代蜂窝电话的某些部分采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着蜂窝电话需要运行多种电源，而这给隔离带来了更多的问题。电源通常从连接器引入，并立即进行去耦处理以滤除任何来自线路板外部的噪声，然后再经过一组开关或稳压器之后对其进行分配。
蜂窝电话里大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线，以将传输压降减到最低。为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上，并带来各种各样的问题。高功率放大器的接地相当关键，并经常需要为其设计一个金属屏蔽罩。
在大多数情况下，同样关键的是确保RF输出远离RF输入。这也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。实际上，它们可能会变得不稳定，并将噪音和互调信号添加到RF信号上。
如果射频信号线不得不从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先必须在滤波器周围布一圈地，其次滤波器下层区域也要布一块地，并与围绕滤波器的主地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器引脚也是个好方法。此外，整块板上各个地方的接地都要十分小心，否则你可能会在不知不觉之中引入一条你不希望发生的耦合通道。图3详细说明了这一接地办法。
有时可以选择走单端或平衡RF信号线，有关交叉干扰和EMC/EMI的原则在这里同样适用。平衡RF信号线如果走线正确的话，可以减少噪声和交叉干扰，但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和负载的阻抗，实际布线可能会有一些困难。
缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部分，并用于驱动不同的电路，特别是本振可能需要缓冲器来驱动多个混频器。当混频器在RF频率处到达共模隔离状态时，它将无本人常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。
缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。
还有许多非常敏感的信号和控制线需要特别注意，但它们超出了本文探讨的范围，因此本文仅略作论述，不再进行详细说明。
压控振荡器(VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪声转换为微小的频率变化，而这就给RF信号增加了噪声。总的来说，在这一级以后你再也没有办法从RF输出信号中将噪声去掉。那么困难在哪里呢？首先，控制线的期望频宽范围可能从DC直到2MHz，而通过滤波来去掉这么宽频带的噪声几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部分，它在很多地方都有可能引入噪声，因此必须非常小心处理VCO控制线。
要确保RF走线下层的地是实心的，而且所有的元器件都牢固地连到主地上，并与其它可能带来噪声的走线隔离开来。此外，要确保VCO的电源已得到充分去耦，由于VCO的RF输出往往是一个相对较高的电平，VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意。事实上，VCO往往布放在RF区域的末端，有时它还需要一个金属屏蔽罩。
谐振电路(一个用于发射机，另一个用于接收机)与VCO有关，但也有它自己的特点。简单地讲，谐振电路是一个带有容性二极管的并行谐振电路，它有助于设置VCO工作频率和将语音或数据调制到RF信号上。
所有VCO的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的元器件、板上分布区域较宽以及通常运行在一个很高的RF频率下，因此谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作，这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上。要做到这点是不容易的。
自动增益控制(AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪声，不过由于蜂窝电话具备处理发射和接收信号强度快速变化的能力，因此要求AGC电路有一个相当宽的带宽，而这使某些关键电路上的AGC放大器很容易引入噪声。
设计AGC线路必须遵守良好的模拟电路设计技术，而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离RF、IF或高速数字信号走线。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线，那么最好是在输出端，通常输出端的阻抗要低得多，而且也不容易感应噪声。通常信号电平越高，就越容易把噪声引入到其它电路。
在所有PCB设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于RF PCB设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，问题在于如果没有预见和事先仔细的计划，每次你能在这方面所做的事都很少。因此在设计早期阶段，仔细的计划、考虑周全的元器件布局和彻底的布局评估都非常重要，由于疏忽而引起的设计更改将可能导致一个即将完成的设计又必须推倒重来。这一因疏忽而导致的严重后果，无论如何对你的个人事业发展来说不是一件好事。
同样应使RF线路远离模拟线路和一些很关键的数字信号，所有的RF走线、焊盘和元件周围应尽可能多填接地铜皮，并尽可能与主地相连。类似面包板的微型过孔构造板在RF线路开发阶段很有用，如果你选用了构造板，那么你毋须花费任何开销就可随意使用很多过孔，否则在普通PCB板上钻孔将会增加开发成本，而这在大批量生产时会增加成本。
如果RF走线必须穿过信号线，那么尽量在它们之间沿着RF走线布一层与主地相连的地。如果不可能的话，一定要保证它们是十字交叉的，这可将容性耦合减到最小，同时尽可能在每根RF走线周围多布一些地，并把它们连到主地。此外，将并行RF走线之间的距离减到最小可以将感性耦合减到最小。
一个实心的整块接地面直接放在表层下第一层时，隔离效果最好，尽管小心一点设计时其它的做法也管用。我曾试过把接地面分成几块来隔离模拟、数字和RF线路，但我从未对结果感到满意过，因为最终总是有一些高速信号线要穿过这些分开的地，这不是一件好事。
在PCB板的每一层，应布上尽可能多的地，并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量，并适当调整走线以便你能将地连接过孔布置到表层上的隔离地块。应当避免在PCB各层上生成游离地，因为它们会像一个小天线那样拾取或注入噪音。在大多数情况下，如果你不能把它们连到主地，那么你最好把它们去掉。
本文小结
在拿到一张工程更改单(ECO)时，要冷静，不要轻易消除你所有辛辛苦苦才完成的工作。一张ECO很轻易使你的工作陷入混乱，不管需要做的修改是多么的微小。当你必须在某个时间段里完成一份工作时，你很容易就会忘记一些关键的东西，更不用说要作出更改了。不论是不是“黑色艺术”，遵守一些基本的RF设计规则和留意一些优秀的设计实例将可帮助你完成RF设计工作。成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节才有可能实现，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的工作进展进行全面持续地评估。

4万 · 2009-8-3 18:25

PCB电磁兼容设计要点

印制电路板中的电磁干扰问题包括公共阻抗耦合、串扰、高频载流导线产生的辐射，以及印制线条对高频辐射的感应等。以下阐述了在PCB设计时为满足电磁兼容性必须注意的事项。
1. PCB中的公共阻抗耦合问题
让模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压。
一单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路。
如此PCB是插在母板上的，则母板的模拟和数字电路的电源和地也要分开，模拟地和数字地在母板的接地处接地，电源处理与上面一样。
2. PCB的布局
设计要求归结如下：
当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域。
对低电平模拟电路和数字逻辑电路要尽可能地分离。
图1是印制板的最佳布局。因为这种布局可以使高频电流在印制板上的走线路径变短，有助于降低线路板内部的串扰、公共阻抗耦合和辐射发射。
图2 则表示了在线路板上有模拟电路的情况。模拟与数字电路要分开；至于线路板上的逻辑电路仍采用图1的类似布局，即让高速逻辑电路尽可能在线路板的边缘。
   图1：数字电路印制板的布局    图2：数字与模拟电路混合使用时的布局

3    多层印制板设计

3.1 数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的频带宽而不是数字脉冲的重复频率。方形数字信号的印制板设计带宽定为1／πtr，通常要考虑这个带宽的十倍频。
3.2 多层印制板设计要决定选用的多层印制板的层数。多层印制板的层间安排随着电路而变，但有以下几条共同原则。
（1）电源平面应靠近接地平面，并且安排在接地平面之下。这样可以利用两金属平板间的电容作电源的平滑电容，同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用。
（2）布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。
（3）把数字电路和模拟电路分开，有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层；可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开，不能混用。数字信号有很宽的频谱，是产生干扰的主要来源。
（4）在中间层的印制线条形成平面波导，在表面形成微带线，两者传输特性不同。
（5）时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路。
（6）不同层所含的杂散电流和高频辐射电流不同，布线时不能同等看待。
3.3 多层PCB的典型布层安排：
1 2 3 4 5 6 7 8 9 10
2层 S1,G S2,P
4层 S1 G P S2
6层 S1 G S2 S3 P S4 差
6层 S1 S2 G P S3 S4 一般
6层 S1 G S2 P G S3 好
8层 S1 S2 G S3 S4 P S5 S6 差
8层 S1 G S2 S3 G P S4 S5 一般
8层 S1 G S2 G P S3 G S4 好
10层 S1 G S2 S3 G P S4 S5 G S6
3.4 两个基本原则
多层印制板设计中有两个基本原则用来确定印制线条间距和边距：
20－H原则所有的具有一定电压的印制板都会向空间辐射电磁能量，为减小这个效应，印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H，其中H是两个印制板面的间距。按照一般典型印制板尺寸，20H一般为3mm左右。
2－W原则当两条印制线间距比较小时，两线之间会发生电磁串扰，串音会使有关电路功能失常。为避免发生这种干扰，应保持任何线条问距不小于二倍的印制线条宽度，即不小于2W，W为印制线路的宽度。印制线条的宽度取决于线条阻抗的要求，太宽会减少布线的密度，增加成本；大窄会影响传输到终端的信号的波形和强度。
3.5 接地设计
3.5.1 要建立分布参数的概念，高于一定频率时，任何金属导线都要看成是由电阻、电感构成的器件。所以，接地引线具有一定的阻抗并且构成电气回路，不管是单点接地还是多点接地，都必须构成低阻抗回路进入真正的地或机架。25mm长的典型的印制线大约会表现15nH到20nH的电感，加上分布电容的存在，就会在接地板和设备机架之间构成谐振电路。
3.5.2 接地电流流经接地线时，会产主传输线效应和天线效应。当线条长度为1／4波长时，可以表现出很高的阻抗，接地线实际上是开路的，接地线反而成为向外辐射的夭线。
3.5.3 接地板上充满高频电流和干扰场形成的涡流，因此，在接地点之间构成许多回路，这些回路的直径（或接地点间距）应小于最高频率波长的1/20。如图3所示.

4    其它布线要求
专用零伏线和VCC的走线宽度应≥1mm。
要为模拟电路专门提供一根零伏线。
单面或双面板的电源线和地线应尽可能靠近，最好的方法是电源线布在印制板的一面，而地线布在印制板的另一面，上下重合，这会使电源的阻抗为最低。另外，整块印制板上的电源和地线要呈“井”字分布，以便使布线的电流达到均衡。
印制线路设计中还要特别注意电流流过电路中的导线环路尺寸，因为这些回路就相当于正在工作中的小天线，随时随地向空间进行辐射。特别是要注意时钟部分的走线，因为这部分是整个电路中工作频率最高的。
信号走线（特别是高频信号）要尽量短，因为它们是典型的发射天线；
晶振要尽量靠近IC，且布线要较粗；
晶振外壳接地；
PCB板上的线宽不要突变，导线不要突然拐角。
为了减少平行走线时的串扰，必要时可增加印刷线条间的距离；或在走线之间有意识地安插一根零伏线，作为线条之间的隔离；
每个IC的电源管脚要加旁路电容（一般为104）和平滑电容(10uF~100uF)到地大面积IC每个角的电源管脚也要加旁路电容和平滑电容。
如有可能，在PCB板的接口处加RC低通滤波器或EMI抑制元件（如磁珠、信号滤波器等），以消除连接线的干扰；但是要注意不要影响有用信号的传输；
PCB板的信号接口要尽可能多地分配一些零伏线的连接脚，并均匀地将信号线分开。

5 旁路电容和退耦电容
设计印制板时经常要在电路上加电容器来满足数字电路工作时要求的电源平稳和洁净度。电路中的电容可分为退耦电容、旁路电容和容纳电容三类。退耦电容用来滤除高频器件在电源板上引起的辐射电流，为器件提供一个局域化的直流，还能减低印制电路中的电流冲击的峰值。旁路电容能消除高频辐射噪声。噪声能限制电路的带宽，产主共模干扰。平滑或容纳电容是用来解决开关器件工作时电源电压会产生突降的问题。
设计中最重要的是确定电容量和接入电容的地点。电容器的自谐振频率是决定电容设计的关键参数。电容器有引出线，就会给电容器附加了固有的电感和电阻，考虑这些因素，实际的电容可看成由电阻、电感、电容组成的串联谐振电路，如图5所示。
因此，实际电容器都有自谐振频率，在自谐振频率以下，电容器呈电容性；高于自谐振频率时，电容器呈电感性，阻抗随频率增高而增大，使旁路作用大大下降。谐振频率为
应该选择谐振频率高的电容器。典型的陶瓷电容器的引线大约有6mm长，会引入15nH的电感，这种类型的电容器对应的自谐振频率列在下表中。
表2：电容器的自谐振频率
电容器的电容值（uF） 1 0.1 0.01 0.001
电容器的自谐振频率（MHz） 2.5 5 15 50
电源板和接地板之间构成的平板电容器也有自谐振频率，这一谐振频率如果与时钟频率如果与时钟频率谐振，就会使整个印制板成为一个电磁辐射器。                         这一谐振频率可以达到200MHz～400MHz，采用20－H原则还可以使这个谐振频率提高2-3倍。采用一个大容量的电容器与一个下容量的电容器并联的方法可以有效地改善自谐振频率特性，当大容量的电容器达到谐振点时，大电容的阻抗开始随频率增加而变大；小容量的电容器尚未达到谐振点，仍然随频率增加而变小并将对旁路电流起主导作用。
退耦电容的电容量按式
计算，式中△I为瞬变电流、△V为逻辑器件工作允许的电源电压值的变化、△t为开关时间。在电源引线比较长时，瞬变电流引起较大的压降，此时就要加容纳电容以便维持器件要求的电压值。设计时，先计算允许的阻抗Zm，
Zm=△V/△I
然后，由线条电感Lw求出不超过Zm对应的频率fm=Zm/(2πLw)，当使用频率高于fm时，要加容纳电容Cb，通常Cb为10～100uF之间取值。
                        Cb＝1／(2πfm Zm)
电容材料对温度很敏感，要选温度系数好的。还要选择等效串联电感和等效串联电阻小的电容器，一般要求等效串联电感值小于10nH，等效串联电阻小于0.5Ω。在每两个LSI或VLSI元件处都要加平滑电容，电源入口处也要加入平滑电容。此外，I/O连接器、距电源输入连接器远的地方、元件密集处、时钟发生电路附近都要加平滑电容器，平滑电容的计算与退耦电容的计算方法相同。

6 时钟电路之EMC设计
  时钟电路在数字电路中占有重要地位，同时时钟电路也是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的带宽可达160MHz，其可能辐射带宽可达十倍频，即1.6GHz。因此，设计好时钟电路是保证达到整机辐射指标的关键。时钟电路设计主要的问题有如下几个方面。
（1）阻抗控制：计算各种由印制板线条构成的微带线和微带波导的波阻抗、相移常数、衰减常数等等。许多设计手册都可以查到一些典型结构的波阻抗和衰减常数。特殊结构的微带线和微带波导的参数需要用计算电磁学的方法求解。
（2）传输延迟和阻抗匹配：由印制线条的相移常数计算时钟脉冲受到的延迟，当延迟达到一定数值时，就要进行阻抗匹配以免发生终端反射使时钟信号抖动或发生过冲。阻抗匹配方法有串联电阻、并联电阻、戴维南网络、RC 网络、二极管阵等。
（3）印制线条上接入较多容性负载的影响：接在印制线条上的容性负载对线条的波阻抗有较大的影响。特别是对总线结构的电路容性负载的影响往往是要考虑的关键因素。
表达传输线可以采用三种方式：
a、用传输波阻抗（Z0）和传输时延（td）两个参数描述传输线。
b、用传输波阻抗和（与波长有关的）规一化长度描述传输线。
c、用单位长度的电感、电容和印制线的物理长度来描述传输线。
在印制板设计中经常采用第一种方式描述由印制线条构成的传输线。此时，传输时延的大小决定了印制线条是否需要采取阻抗控制的措施；当线条上有很多电容性负载时，线条的传输时延将会增大，与原来的传输时延有如下的关系，
td’为不考虑容性负载时的线条传输时延，C0 为不考虑容性负载时的线条分布电容，lm为无匹配的最大印制线条长度。还有许多其它时钟电路设计问题，如时钟区与其它功能区的隔离，同层板中时钟线条屏蔽等问题。
时钟电路电磁兼容设计技巧
（A）首先要进行恰当的布线，布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。
（B）其次，时钟电路和高频电路是主要的干扰和辐射源一定要单独安排、远离敏感电路。
（C）选择恰当的器件是设计成功的重要因素，特别在选择逻辑器件时，尽量选上升时间比五纳秒长的器件，决不要选比电路要求时序快的逻辑器件。
（D）层间跳线应当最小
图3和图4的情况分别说明两种情况，图3表示的是好的和比较好的时钟布线的层间跳线安排。图4的情形是不允许的情形。

图3：比较好的时钟布线的层间跳线安排

图4：不允许的时钟布线的层问跳线安排

（E）时钟布线的转接安排
时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针，如图5所示。
图5：时钟线插针在连接器上的安排
（F）时钟输出布线时不要采用向多个部件直接串行地连接〔称为菊花式连接〕；而应该经缓存器分别向其它多个部件直接提供时钟信号。

7 逻辑电路的使用
对在线路设计中所使用的逻辑集成电路的建议是：
凡是能不用高速逻辑电路的地方就不要用高速逻辑电路。
注意在IC近端的电源和地之间加旁路去耦电容（一般为104）。
注意长线传输过程中的波形畸变。
用R－S触发器作设备控制按钮与设备电子线路之间配合的缓冲。

8 设备内部的布线
在设备内部，布线不当是造成干扰的首要原因，大多数的干扰是发生在同一线束的电缆与电缆之间。所以正确的布线是设备可靠运行的基本保证之一。
8.1 线间的电磁耦合抑制方法
对磁场耦合：
1〕减小干扰源和敏感电路的环路面积。最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近。
2〕增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小。
3〕如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合
对电容耦合：
1〕增大线路间的距离是减小电容耦合的最好办法。
2〕采用屏蔽层，屏蔽层要接地。
3〕降低敏感线路的输入阻抗。这对CMOS电路比较有效，这是因为CMOS电路的输入阻抗很高，与静电容分压后，干扰信号加到CMOS电路输入端子上成分很高。如有可能，在CMOS电路的人口端对地并联一个电容或一个阻值较低的电阻，这可以降低线路的输入阻抗，从而降低因静电容而引入的干扰。
4〕如有可能，敏感电路采用平衡线路作输入，平衡线路不接地。这样干扰源对平衡线路人口所施加的是共模干扰，利用平衡线路固有的共模抑制能力，克服干扰源对敏感线路的干扰。
8.2 一般的布线方法
在正式布线之前，首要的一点是将线路分类。主要的分类方法是按功率电平来进行，以每30dB功率电平分成若干组，见下表：
表1：按功率电平分类的布线方法
分级功率范围特点
A ＞40dBm 高功率直流、交流和射频源（EMI源）
B 10～40dBm 低功率直流、交流和射频源（EMI源）
C -20～10dBm 脉冲和数字源、视频输出电路（音频视频源）
D -50～20dBm 音频和传感器敏感电路、视频输入电路（视频敏感电路）
E -80～50dBm 射频、中频输出电路、安全保护电路（射频敏感电路）
F ＜-80dBm 天线和射频电路
这种分类的好处是：
干扰源和接收电路都是按功率分类的。
在同一线束中，邻近导线的功率电平相差不超过30dB。
不同分类的导线应分别捆扎，分开敷设。对相邻类的导线，在采取屏蔽或扭绞等措施后也可归在一起。分类敷设的线束间的最小距离是50~75mm。

4万 · 2009-8-3 18:35

高频PCB设计的要点中的要点是分布参数的控制，简单说，一定频率之上，元件、PCB的特性会发生改变，进而影响到实际电路的构成，也就是说，电路元件已可能改变，而且变化了多少甚至变成什么都无法简单获知，PCB的介入更会导致实际电路比之电原理图发生了某些改变，这些改变往往可能是非常显著的，高频PCB的设计过程就是要控制这些改变，使实体电路尽量贴合电原理设计，这需要大量的经验积累和理论知识的掌握，绝非一朝一夕之功可成，要从简开始，慢慢深入，对此要有充分的心理准备。