请教一个VHDL问题，有代码，很简单

1万 · 2009-3-15 16:12

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY SPDA IS
    PORT (    CLK,PHSEL0,PHSEL1    :IN STD_LOGIC;
                 SDAA    :OUT INTEGER RANGE 0 TO 127;
                 PDAA    :OUT INTEGER RANGE 0 TO 127);
END;

ARCHITECTURE BEHV OF SPDA IS
    SIGNAL PHSEL    :STD_LOGIC_VECTOR(1 DOWNTO 0);
    SIGNAL SDAA_S    :INTEGER RANGE 0 TO 127    :=0;
    SIGNAL PDAA_S    :INTEGER RANGE 0 TO 127 :=0;
BEGIN
    PHSEL <= PHSEL1 & PHSEL0;
    PROCESS(CLK)
    BEGIN
        IF ( CLK'EVENT AND CLK='1' ) THEN
            SDAA_S <= SDAA_S+1;
            PDAA_S <= PDAA_S+1;
        END IF;
    END PROCESS;
    SDAA <= SDAA_S;
--    CASE (PHSEL) IS
--        WHEN "00" =>
--            PDAA <= PDAA_S;
--        WHEN "01" =>
--            PDAA <= PDAA_S+32;
--        WHEN "10" =>
--            PDAA <= PDAA_S+64;
--        WHEN "11" =>
--            PDAA <= PDAA_S+32;
--    END CASE;
END BEHV;

1万 · 2009-3-15 16:17

每个时钟上升沿地址序列加一，相位选择信号（PHSEL)控制其中的一个地址（PDAA）相对另一个地址（SDAA）可以是同相，差90度，差180度和差270度。
本人水平有限，思路是有，但在VHDL中功能仿真能过，没有办法综合。

1万 · 2009-3-15 20:40

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY SPDA IS
    PORT (    CLK,PHSEL0,PHSEL1    :IN STD_LOGIC;
                 SDAA    :OUT INTEGER RANGE 0 TO 127;
                 PDAA    :OUT INTEGER RANGE 0 TO 127);
END;

ARCHITECTURE BEHV OF SPDA IS
    SIGNAL PHSEL    :STD_LOGIC_VECTOR(1 DOWNTO 0);
    SIGNAL SDAA_S    :INTEGER RANGE 0 TO 127    :=0;
    SIGNAL PDAA_S    :INTEGER RANGE 0 TO 127 :=0;
BEGIN
    PHSEL <= PHSEL1 & PHSEL0;
    PROCESS(CLK,PHSEL)
    BEGIN
        IF ( CLK'EVENT AND CLK='1' ) THEN
            SDAA_S <= SDAA_S+1;
            CASE (PHSEL) IS
                WHEN "00" =>
                    PDAA_S <= SDAA_S+0;
                WHEN "01" =>
                    PDAA_S <= SDAA_S+32;
                WHEN "10" =>
                    PDAA_S <= SDAA_S+64;
                WHEN "11" =>
                    PDAA_S <= SDAA_S+96;
            END CASE;
        END IF;
    END PROCESS;
    SDAA <= SDAA_S-1;
    PDAA <= PDAA_S;
END BEHV;

只看该作者 · 2009-3-16 11:17

你最开始那个程序要翻转270应该+96吧，你下面的新程序最后
    SDAA <= SDAA_S-1;
    PDAA <= PDAA_S;
意思是叫程序循环128次？

1万 · 2009-3-16 17:01

就是循环128次，到头后重新开始。改过的程序还有个小问题：第一个时钟周期PDAA输出有一个跳变，不过后面的周期就全部对了。

请教一个VHDL问题，有代码，很简单

相关下载

相关帖子

这是两个波形发生器的地址发生器

有答案了

请教一个VHDL问题，有代码，很简单

是的，应该加96，测试时改的，发上来忘记改回去了