器件的扇出能力

只看该作者 · 2009-8-27 09:46

在模拟技术发了个贴，被人说跑题了，所以在这边重新写一个，抛块砖看看先。希望能引一片大虾争论一番。
扇出是一个比较老的概念，在TTL电路中，因TTL电路为电流驱动型的器件，所以考查的主要是电流的驱动能力（即静态特性->直流驱动能力->输入阻抗）。以下主要讨论COMS电路的扇出。
我们考虑扇出的时候通常是在一定的工作环境下进行讨论的，在数字电路中通常是指工作频率。
负载除了吸入电流外还包括负载电容（线中电容暂不讨论），COMS器件是电压控制的，它通常只需要极小的电路就可以工作，而带载**要取决于负载电容（即电路的动态特性—>电平切换速度—>频率）。
当我们的扇出较多时，相当于并联了N个电容，电容值的增加，使门电路充放电的时间延长，从而器件的频率出现了瓶颈，在低速度电路中，我们基本上是不需要对CMOS的器件的扇出做太多的考虑，在高速电路中，我们必须要面对这个问题了，甚至在一些电路中，为保证工作的稳定性，扇出必须要求为1.
不过一般器件手册都给出了Output Short-Circuit Current，可以以此计算出接VCC端器件的导通内阻，再通过器件手册计算出输出各负载电容的总和，就得出上升沿阶段的时间常数。同样接地器件的内阻也可以计算出来。这两个参数加上其它时序要求的时间常数等大概可以计算出扇出能力了（我通常是这样计算的，如果有人有更好的方法或认为我的方法有问题敬请拍砖）。

2万 · 2009-8-27 10:30

一般称之为“扇出系数”，用可驱动单门数来表示，是一个综合描述。其实扇出系数应该还和信号速度有关。

只看该作者 · 2009-8-27 11:33

我之所以说扇出能力而未说是扇出系数，是因为我认为这个用可驱动单门数来表示的方法不是一个很科学的说法，就像你说的，与信号速度有面。
不仅如此，假设有两种负载，如果其中一种有较大的负载电容而另一个较小，那么用系数来表示的话可能在设计电路的时候就出问题了。除非我们先定义一个“标准负载”。
不过在TTL电路中使用扇出系数还是有一定的指导意义的。但最终也要计算总的负载电流才行。

只看该作者 · 2009-8-27 12:19

本帖最后由 alexqq 于 2009-8-27 16:48 编辑

数字电路EMC设计

所有教科书里讲数字电路时都是基于理想门电路的，所以很多实际问题被掩盖了。你想啊，理想电路哪里会有EMC问题呢，是吧！因此，讨论数字电路EMC问题，就必须研究实际电路，不然想破脑袋也想不出来。

比如：IO口电路就是图腾柱输出结构的TTL电路，也就是两个三极管推挽功率输出。
1、上面三极管导通，下面三极管截止，输出高电平；
2、上面三极管截止，下面三极管导通，输出低电平；
3、上面三极管截止，下面三极管截止，输出高阻；

OK，这就是典型的三态输出了，解释很完美，但是，慢着，还会有一种情况：

4、上面三极管导通，下面三极管也导通，输出短路；

那位说了，怎么会，我在逻辑上保证不出现这种情况，上下两个三极管不会同时导通。理想情况下的确可以做到，但是，实际电路里总会存储电荷，导致上下两个三极管同时导通(产生30mA左右的短路冲击电流)，当然这个持续时间很短，只有10ns。波形类似于三角波，含有十分高的频率成份，在印制线上产生尖峰噪声电压。按di/dt计，其突变是很陡峭的。象这种电流变化，稳压电源是难以稳定调节的，一般稳压电源频率特性只能达到10KHZ数量级，对10ns级的剧烈变化是无济于事的。这只是一个门的冲击呦，要是象32 bit位宽SDRAM那样，数据线同时翻转，嘿嘿，可想而知，那得引起多大的噪声干扰啊，所以，如果不知道第四种情况，那么设计出来的SDRAM电路能稳定嘛！但是，所有教科书都不讲实际电路的。

我们分析数字电路的时候是默认它工作在开关状态，也就是三极管工作在截止区和饱和区，但是你有没有想过，在某种情况下，它会工作在线性放大区呢？完全有可能。如果放大倍数足够大，输出信号通过电源传导或者空间辐射耦合到输入，又满足相位条件，乖乖，这不就起振了嘛！此时，即使没有输入，电路也会持续输出振荡能量，会看到黑乎乎一堆毛刺，示波器上会看到高低电平上有正弦振荡波形。此时，芯片功耗莫名其妙地大增，芯片发烫。因此，要保证数字门电路不要工作在线性放大区，不要满足相位条件，输出与输入不要耦合。

有人可能会说，输出口被干扰有什么关系呢？拜托，很多数字电路输出就是输入，输入就是输出，比如RS触发器的输入输出是交叉连在一起的，你干扰输出，其实就是在干扰输入。再说，电源线是连在一起的，输出信号可以通过公共阻抗被耦合到输入，或者，高频信号直接通过空间辐射就可以耦合到输入。

这个干扰啊，不是说你幅度达到了就可以干扰成功的，你还必须保持一定的时间，才能导致电路翻转，0变1，1变0。换句话说，数字电路是否被干扰取决于噪声能量。低速器件翻转需要的能量大，噪声能量也要求大，高速器件只要一点点能量就可以翻转，所以，很容易被干扰。高速器件比低速器件更脆弱，更娇气。

现在设计高速CPU外围电路和以前设计51单片机完全不一样了，很多人还是思维定势，刻舟求剑，事物已经发展了，还维持旧有的思路，能不出错嘛。比如：设计高速CPU外围电路的时候最好加244、245缓冲驱动，好处有三：
1、放大功率
      51单片机只有40pin，间距非常大，供电充足。高速CPU有几百个pin，BGA封装，即使有电地层也被过孔打成筛子了，此时电地通道就象毛细血管一样供血不足，所以最好不要从CPU上取大量电流。用缓冲可以避免CPU电流过大。

2、隔离
      高速CPU非常复杂精密，集成度高，引脚复用，一旦被干扰，会产生严重后果。而且随着技术进步，IO电压不断下降：5V、3.3V、2.5V、1.8V一路走低，噪声容限下降，很小的噪声能量就可以干扰高频信号，加缓冲就隔离了干扰。再说，CPU总线连接缓冲驱动器件的长度肯定比所接总线短得多，只接一个驱动器件，扇出系数为1，干扰当然小了。缓冲会把总线上的噪声隔离，这样精密复杂的CPU大脑就安全多了。经常可以看到一些接口电路，只要出了板子就加驱动，比如：JTAG下载调试器什么的里面都有244、245之类的总线驱动器，目的就是增强抗噪声能力，此处可千万别省啊。

3、提高噪声容限
      驱动电路专门为驱动设计，扇出系数大，能量供给充足。有的还有施密特电路(本质是迟滞比较)，更增加了噪声容限。一般总线比较长，受干扰机会大，负载重，所以最好加驱动缓冲。

省掉缓冲固然可以节省成本，但是代价就是降低了噪声容限，高速数字电路不要按照扇出系数直接带负载或挂接总线，如果是一对一可以直接接，如果是一对多，那么要加驱动。从抗噪角度来说，高速CPU扇出系数应为1，驱动电路可以按扇出系数降额使用。