打印

C6747的JTAG的TRST一直为低的原因

[复制链接]
1453|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Soraka|  楼主 | 2016-4-25 18:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
调一块C6747的板子,现在上电复位期间,CVdd比DVdd先上电,上电期间RESET为低,然后为高,所以,RESET、CVdd、DVdd的上电时序是正常的,但是JTAG的TRST一直为低,用示波器量到TRST在DVdd上电的ramp(爬坡)期间有个1.8V的脉冲,但是在其他某些IO上也量到同样脉冲,然后TRST一直为低,用合众达的560仿真器连接一直死,可能因为TRST得原因,TRST对DSP来说是输入,低电平复位,但是不知为什么一直为低,请高手指点是什么原因?
       另外,RESETOUT输出也一直为低。我们使用的电源芯片是TPS65023,DSP的复位是由TPS65023产生的100ms的复位。

相关帖子

沙发
Brand2| | 2016-4-25 19:14 | 只看该作者
TRST在默认状态下就是低电平,用来将DSP的JTAG部分电路保持在复位状态,当仿真器需要使用JTAG部分电路时会把它拉高

使用特权

评论回复
板凳
Garen2| | 2016-4-25 19:40 | 只看该作者
楼主可以参考DSP芯片手册外设的JTAG部分

使用特权

评论回复
地板
Snow7| | 2016-4-25 20:26 | 只看该作者
用的什么软件,CCS吗,软件会不会有版本问题呢

使用特权

评论回复
5
zhangmangui| | 2016-4-25 21:37 | 只看该作者
Debugging JTAG Connectivity Problems.pdf (109.48 KB)

使用特权

评论回复
6
firstblood| | 2016-4-25 22:52 | 只看该作者
这个需要一点点的排除查找原因的。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

178

主题

865

帖子

5

粉丝