关于 SDIO 上拉电阻的接法

cm398515912 · 发表于 2010-1-8 19:29

关于 SDIO 上拉电阻的接法
采用4Bit 模式工作的SDIO数据线上面接有上拉电阻。
1. 万利的EK-STM3210E 电路图上面接的10K 电阻5只
分别对应：D0,D2,D3,CLK,CMD (没有D1)
2. ST的 STM3210E-LK同上；
3. ST的STM3210E-EVAL 电路图上面接的47K 电阻5只
分别对应：D0,D1,D2,D3,CMD (没有CLK)

ST 推荐什么样的接法呢？

Thanks

发表于 2010-1-11 17:26

自顶一下

发表于 2010-1-14 09:31

请版主给出回答，谢谢!

发表于 2010-1-14 09:46

似乎两种接法都可以。印象里跟SD卡的初始化有点关系。
保险起见，你可以多加1个上拉电阻。

发表于 2010-1-17 09:43

为何版主还没有给出回答？在等。

发表于 2010-1-17 11:34

本帖最后由 aozima 于 2010-1-17 11:36 编辑

这和ST的推荐无关
而是SD卡的规范.

推荐用10-47K的.(凭**的,不做保证,请自行查证)

发表于 2010-1-17 11:37

当然是6根线全加上。

发表于 2010-1-17 22:41

版主的很权威啊

发表于 2010-1-21 17:30

:)回答的很干脆

发表于 2010-1-21 18:32

看来楼主比较相信版主

发表于 2010-1-22 11:01

6楼说得对，这个问题看看SD卡的规格书中怎么说的就好了。

发表于 2010-1-23 10:58

下面的技术文件，没有提及接电阻的问题，请6，11楼给与指导。谢谢！

SD Specifications
Part 1
Physical Layer
Simplified Specification
Version 2.00

发表于 2010-1-23 12:47

本帖最后由 cgha 于 2010-1-23 12:48 编辑

sd card product manual revision 2.2 第3.4.3章节下面有表格描述
另外st 的sdio 4bit方式无**常读取的问题是否解决了。

发表于 2010-1-23 12:51

我顶他个肺，屏蔽90%的汉字我照样能把xxx轰下台:curse:

发表于 2010-1-23 13:22

谢谢 13楼提供的资料，这个资料的全名是什么呢？

发表于 2010-1-25 10:44

查了一下资料，在最早的SD卡规范V1.0里面就有了13L那样的表格。另外，查了MMC卡V3.31的资料，关于上拉电阻的规定也差不多，也是在CMD和DAT线上面要求接上拉电阻。由于SD卡源于MMC，且MMC是免费、公开的，建议LZ查查MMC的规范。

另外，我在网上搜索了一下，看到的基本上都是在CMD和4条DAT线接上拉电阻的。所以，建议还是跟SD卡的规范，即跟ST的STM3210E-EVAL 电路图保持一致更好点。

发表于 2012-8-27 14:53

MARK

发表于 2013-3-7 17:04

加上拉电阻的目的是防止总线浮动，stm32的sdio在内部设置成推挽复用输出模式，相当于比强上拉还强的上拉，根本不会出现总线浮动问题，所以也就根本不需要外部上拉电阻了。

发表于 2013-6-6 12:08

jlwg 发表于 2013-3-7 17:04
加上拉电阻的目的是防止总线浮动，stm32的sdio在内部设置成推挽复用输出模式，相当于比强上拉还强的上拉， ...

实际使用时，没有上拉电阻，也正常。
但是考虑sd卡的数字信号是双向的，输出时，是推挽输出，这在没有上拉电阻的时候是完全没问题的。但是当输入的时候，管脚是浮动输入，这时没有上拉电阻，就会有问题。但是实际使用时，我没有用上拉电阻，也正常使用。

发表于 2013-6-6 15:28

有总比没有的好吗?

关于 SDIO 上拉电阻的接法

评分

相关帖子

浏览过的版块

希望之星奖章

甘甜之泉水

常驻人口

技术奇才奖章

十世金身

技术领袖奖章

核心会员奖章

坚毅之洋流

突出贡献奖章

沉静之湖泊

技术导师奖章

终身成就奖章

荣誉元老奖章

技术高手奖章

以坛为家

涓涓之细流

技术新星奖章