发新帖我要提问
返回列表
打印
[Actel FPGA]

[求助]关于modelsim仿真问题

[复制链接]
2720|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
6019赵文|  楼主 | 2010-2-23 21:41 | 显示全部楼层 回帖奖励 |倒序浏览 |阅读模式
modelsim, 仿真, edge, os, se

reg TI_buf;
wire TI_posedge;
always@(posedge clk_48m or posedge rst)
begin
if (rst)
    TI_buf<=1'b1;
else
    TI_buf<=TI;
end
assign TI_posedge= TI & (~TI_buf);

TI是串口模块发送完毕产生的中断信号，

这代码里面，TI_posedge表示TI产生了上升沿，按理说跟教程差不多一样，
可是用modelsim仿真时，在workspace界面有很多 管脚信号 跟 内部信号 ，
但是我就找不到TI_posedge，请问问题出在哪里了？？
O(∩_∩)O谢谢

（我是综合后仿真的）

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6019赵文

350

主题

1515

帖子

1

粉丝