发新帖我要提问
123
返回列表
打印
[技术讨论]

晶振的layout走线,你怎么走!?

[复制链接]
楼主: 2012dove
手机看帖
扫描二维码
随时随地手机跟帖
41
按照道理来说起振电容需要靠近芯片,还有就是晶振下面尽理不要走线,但是如果实在没空间也是可以走的,这个看如何取舍了,有问不是绝对的好!

使用特权

评论回复
42
西门看雪| | 2016-8-19 12:12 | 只看该作者
我觉得楼主图1存在的问题,重点不是在晶振底部走线。

重点是,图1晶振左上角的接地引脚距离地平面太远(经过了两个其他器件才接地),这样会导致这个引脚的电平不稳定,在某些临界条件下,可能会让晶振工作不正常。

如果这不是一个晶振,而是一个IC什么的,这样接地绝对是要挨批的,没得商量。

使用特权

评论回复
43
1399866558| | 2016-8-20 18:39 | 只看该作者
其实呢,主要是老工程师不说出为什么要那样走线的原因,才使新人感觉很憋屈。

使用特权

评论回复
44
lg_alfer| | 2016-8-23 10:19 | 只看该作者
不推荐底部走线,推荐底部铺地。。。芯片里面的振荡部分简单点就是个反相器,芯片内的振荡电路对外接晶体的频点、负载其实是有范围的,不然会出现不满足振荡条件不起振的情况。。。一般说来频点不高的其实也没啥影响,但是频点接近极限时,布线不好可能会出问题。。。

使用特权

评论回复
45
I求知若渴| | 2016-11-5 12:43 | 只看该作者
1399866558 发表于 2016-8-20 18:39
其实呢,主要是老工程师不说出为什么要那样走线的原因,才使新人感觉很憋屈。 ...

因为有的老工程师也没有一套系统的理论,好用就行了

使用特权

评论回复
46
lcrxxxxx| | 2018-4-2 15:37 | 只看该作者
第2种走线信号回流路径近些

使用特权

评论回复
47
jimsboy| | 2018-4-4 21:26 | 只看该作者
感觉没有这么严谨的。我喜欢第一种

使用特权

评论回复
48
49500199| | 2020-6-6 15:07 | 只看该作者

官方  手册有指导建议

使用特权

评论回复
49
kzzzzzzzzzz| | 2020-6-6 17:44 | 只看该作者
本帖最后由 kzzzzzzzzzz 于 2020-6-6 17:47 编辑

这不是一个产品的核心问题,过度关注这些问题,产品能做好吗

使用特权

评论回复
50
jrcsh| | 2020-6-6 20:48 | 只看该作者
kzzzzzzzzzz 发表于 2020-6-6 17:44
这不是一个产品的核心问题,过度关注这些问题,产品能做好吗

有条件的还是要把这些细节作好,能提高产品的可靠性.

使用特权

评论回复
51
jrcsh| | 2020-6-6 20:58 | 只看该作者
本帖最后由 jrcsh 于 2020-6-6 21:00 编辑


高频对称阻抗不一样了,  高频可能下要出问题,
一阶滤波器受影响, 一边的信号上升沿要变长,



但是这个也不见得解决了问题,    你猜猜









使用特权

评论回复
52
畅想天子| | 2020-6-12 13:13 | 只看该作者
赞同图二的

使用特权

评论回复
53
杨垒强| | 2020-6-15 16:04 | 只看该作者
好像看起来确实是图二的方式好一点,不过这种晶振布线这么短,能有多大差别啊,有多大事儿啊

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则