打印
[牛人杂谈]

芯片是什么

[复制链接]
1732|18
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
来源:知乎
著作权归作者所有。商业转载请联系作者获得授权,非商业转载请注明出处。

大家都是电子行业的人,对芯片,对各种封装都了解不少,但是你知道一个芯片是怎样设
计出来的么?你又知道设计出来的芯片是怎么生产出来的么?看完这篇**你就有大概的
了解。
复杂繁琐的芯片设计流程  芯片制造的过程就如同用乐高盖房子一样,先有晶圆作为
地基,再层层往上叠的芯片制造流程后,就可产出必要的 IC 芯片(这些会在后面介绍)。
然而,没有设计图,拥有再强制造能力都没有用,因此,建筑师的角色相当重要。但是 IC
设计中的建筑师究竟是谁呢?本文接下来要针对 IC 设计做介绍。
  在 IC 生产流程中,IC 多由专业 IC 设计公司进行规划、设计,像是联发科、高通、
Intel 等知名大厂,都自行设计各自的 IC 芯片,提供不同规格、效能的芯片给下游厂商选择。
因为 IC 是由各厂自行设计,所以 IC 设计十分仰赖工程师的技术,工程师的素质影响着一
间企业的价值。然而,工程师们在设计一颗 IC 芯片时,究竟有那些步骤?设计流程可以简
单分成如下。



设计第一步,订定目标
  在 IC 设计中,最重要的步骤就是规格制定。这个步骤就像是在设计建筑前,先决定
要几间房间、浴室,有什么建筑法规需要遵守,在确定好所有的功能之后在进行设计,
这样才不用再花额外的时间进行后续修改。IC 设计也需要经过类似的步骤,才能确保设
计出来的芯片不会有任何差错。
  规格制定的第一步便是确定 IC 的目的、效能为何,对大方向做设定。接着是察看有
哪些协定要符合,像无线网卡的芯片就需要符合 IEEE 802.11 等规範,不然,这芯片将
无法和市面上的产品相容,使它无法和其他设备连线。最后则是确立这颗 IC 的实作方法,
将不同功能分配成不同的单元,并确立不同单元间连结的方法,如此便完成规格的制定。
  设计完规格后,接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画,
将整体轮廓描绘出来,方便后续制图。在 IC 芯片中,便是使用硬体描述语言(HDL)将
电路描写出来。常使用的 HDL 有 Verilog、VHDL 等,藉由程式码便可轻易地将一颗 IC
地功能表达出来。接着就是检查程式功能的正确性并持续修改,直到它满足期望的功能
为止。



▲ 32 bits 加法器的 Verilog 范例。
  有了电脑,事情都变得容易
  有了完整规画后,接下来便是画出平面的设计蓝图。在 IC 设计中,逻辑合成这个步
骤便是将确定无误的 HDL code,放入电子设计自动化工具(EDA tool),让电脑将 HDL code
转换成逻辑电路,产生如下的电路图。之后,反覆的确定此逻辑闸设计图是否符合规格
并修改,直到功能正确为止。



▲ 控制单元合成后的结果。
  最后,将合成完的程式码再放入另一套 EDA tool,进行电路布局与绕线(Place And Route)。
在经过不断的检测后,便会形成如下的电路图。图中可以看到蓝、红、绿、黄等不同颜
色,每种不同的颜色就代表着一张光罩。至于光罩究竟要如何运用呢?
▲ 常用的演算芯片- FFT 芯片,完成电路
布局与绕线的结果。
  层层光罩,叠起一颗芯片
  首先,目前已经知道一颗 IC 会产生多张的光罩,这些光罩有上下层的分别,每层有
各自的任务。下图为简单的光罩例子,以积体电路中最基本的元件 CMOS 为範例,CMOS
全名为互补式金属氧化物半导体(Complementary metal–oxide–semiconductor),也就
是将 NMOS 和 PMOS 两者做结合,形成 CMOS。至于什么是金属氧化物半导体(MOS)?
这种在芯片中广泛使用的元件比较难说明,一般读者也较难弄清,在这裡就不多加细究。
  下图中,左边就是经过电路布局与绕线后形成的电路图,在前面已经知道每种颜色便
代表一张光罩。右边则是将每张光罩摊开的样子。制作是,便由底层开始,依循上一篇 IC
芯片的制造中所提的方法,逐层制作,最后便会产生期望的芯片了。



至此,对于 IC 设计应该有初步的了解,整体看来就很清楚 IC 设计是一门非常复杂的专业,
也多亏了电脑辅助软体的成熟,让 IC 设计得以加速。IC 设计厂十分依赖工程师的智慧,
这裡所述的每个步骤都有其专门的知识,皆可独立成多门专业的课程,像是撰写硬体描述
语言就不单纯的只需要熟悉程式语言,还需要了解逻辑电路是如何运作、如何将所需的演
算法转换成程式、合成软体是如何将程式转换成逻辑闸等问题。
其中主要半导体设计公司有英特尔、高通、博通、英伟达、美满、赛灵思、Altera、
联发科、海思、展讯、中兴微电子、华大、大唐、智芯、敦泰、士兰、中星、格科等。

什么是晶圆?  在半导体的新闻中,总是会提到以尺寸标示的晶圆厂,如 8 寸或是 12
寸晶圆厂,然而,所谓的晶圆到底是什么东西?其中 8 寸指的是什么部分?要产出大
尺寸的晶圆制造又有什么难度呢?
以下将逐步介绍半导体最重要的基础——「晶圆」到底是什么。
 晶圆(wafer),是制造各式电脑芯片的基础。我们可以将芯片制造比拟成用乐高积
木盖房子,藉由一层又一层的堆叠,完成自己期望的造型(也就是各式芯片)。然而,如果
没有良好的地基,盖出来的房子就会歪来歪去,不合自己所意,为了做出完美的房子,便需
要一个平稳的基板。对芯片制造来说,这个基板就是接下来将描述的晶圆。

 (Souse:Flickr/Jonathan Stewart CC BY 2.0)
  首先,先回想一下小时候在玩乐高积木时,积木的表面都会有一个一个小小圆型的
凸出物,藉由这个构造,我们可将两块积木稳固的叠在一起,且不需使用胶水。芯片制造,
也是以类似这样的方式,将后续添加的原子和基板固定在一起。因此,我们需要寻找表面
整齐的基板,以满足后续制造所需的条件。
在固体材料中,有一种特殊的晶体结构──单晶(Monocrystalline)。它具有原子一个
接着一个紧密排列在一起的特性,可以形成一个平整的原子表层。因此,采用单晶做成晶圆,
便可以满足以上的需求。然而,该如何产生这样的材料呢,主要有二个步骤,分别为纯化
以及拉晶,之后便能完成这样的材料。
  如何制造单晶的晶圆
  纯化分成两个阶段,第一步是冶金级纯化,此一过程主要是加入碳,以氧化还原的方
式,将氧化硅转换成 98%  以上纯度的硅。大部份的金属提炼,像是铁或铜等金属,皆是
采用这样的方式获得足够纯度的金属。但是,98%  对于芯片制造来说依旧不够,仍需要
进一步提升。因此,将再进一步采用西门子制程(Siemens  process)作纯化,如此,将获
得半导体制程所需的高纯度多晶硅。


▲ 硅柱制造流程(Source: Wikipedia)
 接着,就是拉晶的步骤。首先,将前面所获得的高纯度多晶硅融化,形成液态的硅。
之后,以单晶的硅种(seed)和液体表面接触,一边旋转一边缓慢的向上拉起。至于为
何需要单晶的硅种,是因为硅原子排列就和人排队一样,会需要排头让后来的人该如何
正确的排列,硅种便是重要的排头,让后来的原子知道该如何排队。最后,待离开液面
的硅原子凝固后,排列整齐的单晶硅柱便完成了。

▲ 单晶硅柱(Souse:Wikipedia)

111951hh6fk16uuco30b6z.png (244.65 KB )

111951hh6fk16uuco30b6z.png
沙发
mintspring|  楼主 | 2016-8-12 00:01 | 只看该作者
传统封装,历久不衰
首先要介绍的是双排直立式封装(Dual Inline Package;DIP),从下图可以看到
采用此封装的 IC  芯片在双排接脚下,看起来会像条黑色蜈蚣,让人印象深刻,此封装
法为最早采用的 IC  封装技术,具有成本低廉的优势,适合小型且不需接太多线的芯片。
但是,因为大多采用的是塑料,散热效果较差,无法满足现行高速芯片的要求。因此,
使用此封装的,大多是历久不衰的芯片,如下图中的  OP741,或是对运作速度没那么
要求且芯片较小、接孔较少的 IC 芯片。


▲ 左图的 IC 芯片为 OP741,是常见的电压放大器。右图为它的剖面图,这个封装是以
金线将芯片接到金属接脚(Leadframe)。(Source  :左图 Wikipedia、右图 Wikipedia)
  至于球格阵列(Ball Grid Array,BGA)封装,和 DIP 相比封装体积较小,可轻易的放
入体积较小的装置中。此外,因为接脚位在芯片下方,和  DIP 相比,可容纳更多的金属
接脚
  相当适合需要较多接点的芯片。然而,采用这种封装法成本较高且连接的方法较复
杂,因此大多用在高单价的产品上。  



▲ 左图为采用 BGA 封装的芯片。右图为使用覆晶封装的 BGA 示意图。(Source: 左图 Wikipedia)

行动装置兴起,新技术跃上舞台
  然而,使用以上这些封装法,会耗费掉相当大的体积。像现在的行动装置、穿戴装
置等,需要相当多种元件,如果各个元件都独立封装,组合起来将耗费非常大的空间,
因此目前有两种方法,可满足缩小体积的要求,分别为  SoC(System On Chip)以及
SiP(System In Packet)。
在智慧型手机刚兴起时,在各大财经杂誌上皆可发现 SoC 这个名词,然而 SoC
究竟是什么东西?
简单来说,就是将原本不同功能的  IC,整合在一颗芯片中。藉由
这个方法,不单可以缩小体积,还可以缩小不同 IC 间的距离,提升芯片的计算速度。
至于制作方法,便是在 IC 设计阶段时,将各个不同的  IC 放在一起,再透过先前介绍
的设计流程,制作成一张光罩。
  然而,SoC 并非只有优点,要设计一颗 SoC 需要相当多的技术配合。IC 芯片各自
封装时,各有封装外部保护,且 IC 与 IC  间的距离较远,比较不会发生交互干扰的情
形。但是,当将所有 IC 都包装在一起时,就是噩梦的开始。IC 设计厂要从原先的单纯
设计 IC,变成了解并整合各个功能的  IC,增加工程师的工作量。此外,也会遇到很多
的状况,像是通讯芯片的高频讯号可能会影响其他功能的 IC 等情形。
  此外,SoC 还需要获得其他厂商的 IP(intellectual property)授权,才能将别人设
计好的元件放到 SoC 中。因为制作 SoC  需要获得整颗 IC 的设计细节,才能做成完整
的光罩,这同时也增加了 SoC 的设计成本。或许会有人质疑何不自己设计一颗就好了
呢?因为设计各种 IC 需要大量和该  IC 相关的知识,只有像 Apple 这样多金的企业,
才有预算能从各知名企业挖角顶尖工程师,以设计一颗全新的 IC,透过合作授权还是
比自行研发划算多了。
  折衷方案,SiP 现身
作为替代方案,SiP 跃上整合芯片的舞台。和 SoC 不同,它是购买各家的 IC,在最
后一次封装这些 IC,如此便少了 IP  授权这一步,大幅减少设计成本。此外,因为它
们是各自独立的 IC,彼此的干扰程度大幅下降。


▲ Apple Watch 采用 SiP  技术将整个电脑架构封装成一颗芯片,不单满足期望的效能还
缩小体积,让手錶有更多的空间放电池。(Source:Apple 官网)
  采用 SiP 技术的产品,最着名的非 Apple Watch 莫属。因为 Watch 的内部空间太小,
它无法采用传统的技术,SoC  的设计成本又太高,SiP 成了首要之选。藉由 SiP 技术,不
单可缩小体积,还可拉近各个 IC 间的距离,成为可行的折衷方案。下图便是 Apple Watch  
芯片的结构图,可以看到相当多的 IC 包含在其中。






▲ Apple Watch 中采用 SiP 封装的 S1 芯片内部配置图。(Source:chipworks)
完成封装后,便要进入测试的阶段,在这个阶段便要确认封装完的 IC  是否有正常的
运作,正确无误之后便可出货给组装厂,做成我们所见的电子产品。其中主要的半导体
封装与测试企业有安靠、星科金朋、J-devices、Unisem、Nepes、日月光、力成、
南茂、颀邦、京元电子、福懋、菱生精密、矽品、长电、优特

至此,半导体产业便完成了整个生产的任务。

使用特权

评论回复
板凳
643757107| | 2016-8-12 08:22 | 只看该作者
SoC 还需要获得其他厂商的 IP(intellectual property)授权,才能将别人设计好的元件放到 SoC 中。

使用特权

评论回复
地板
ideafor| | 2016-8-12 16:22 | 只看该作者
设计和封装都不能少,都很重要,再好的设计,封装不起来也没法用

使用特权

评论回复
5
戈卫东| | 2016-8-12 18:45 | 只看该作者
好复杂的样子。。。。。。

使用特权

评论回复
6
643757107| | 2016-8-12 21:31 | 只看该作者
其实自己看显微图,就是把好多设备集成到了一个芯片上。

使用特权

评论回复
7
wahahaheihei| | 2016-8-13 16:29 | 只看该作者
在 IC 芯片中,便是使用硬体描述语言(HDL)将电路描写出来。常使用的 HDL 有 Verilog、VHDL 等。

使用特权

评论回复
8
mintspring|  楼主 | 2016-8-15 09:05 | 只看该作者
SoC究竟是什么东西?简单来说,就是将原本不同功能的  IC,整合在一颗芯片中。藉由这个方法,不单可以缩小体积,还可以缩小不同 IC 间的距离,提升芯片的计算速度。

使用特权

评论回复
9
yiyigirl2014| | 2016-8-15 19:19 | 只看该作者
芯片制造的过程就如同用乐高盖房子一样,先有晶圆作为地基,再层层往上叠的芯片制造流程后,就可产出必要的 IC 芯片

使用特权

评论回复
10
wahahaheihei| | 2016-8-15 20:55 | 只看该作者
IC 设计十分仰赖工程师的技术,工程师的素质影响着一间企业的价值。

使用特权

评论回复
11
henryh52| | 2016-8-16 15:16 | 只看该作者
好**啊,学习了。

使用特权

评论回复
12
huangcunxiake| | 2016-8-16 15:57 | 只看该作者
将确定无误的 HDL code,放入电子设计自动化工具(EDA tool),让电脑将 HDL code 转换成逻辑电路

使用特权

评论回复
13
gejigeji521| | 2016-8-18 22:47 | 只看该作者
无线网卡的芯片就需要符合 IEEE 802.11 等规範,不然,这芯片将无法和市面上的产品相容

使用特权

评论回复
14
稳稳の幸福| | 2016-8-20 07:30 | 只看该作者
根据**的说明,FPGA应该就是硬件级别的实现,通过配置各种门阵列。

使用特权

评论回复
15
mintspring|  楼主 | 2016-8-21 19:59 | 只看该作者
Watch 的内部空间太小,它无法采用传统的技术,SoC  的设计成本又太高,SiP 成了首要之选。

使用特权

评论回复
16
zhuomuniao110| | 2016-8-22 20:32 | 只看该作者
在 IC 生产流程中,IC 多由专业 IC 设计公司进行规划、设计,像是联发科、高通、
Intel 等知名大厂,都自行设计各自的 IC 芯片,提供不同规格、效能的芯片给下游厂商选择。

使用特权

评论回复
17
lesliexy| | 2017-11-28 13:52 | 只看该作者
楼主加油

使用特权

评论回复
18
yiy| | 2017-11-28 18:59 | 只看该作者
这个过程太复杂

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

296

主题

4894

帖子

24

粉丝