发新帖我要提问
123下一页
返回列表
打印

肖特基钳位晶体管

[复制链接]
楼主: hbsimon
手机看帖
扫描二维码
随时随地手机跟帖
21楼
zhuyemm| | 2016-12-1 17:03 | 只看该作者 |只看大图 回帖奖励 |倒序浏览
好帖，必须支持一下！

使用特权

评论回复 赏
22楼
zyj9490| | 2016-12-1 18:06 | 只看该作者
hbsimon 发表于 2016-12-1 15:17
还有个问题要请教一下你，这个spi信号SDI、CS、SCKL是单片机经过隔离芯片出来到从芯片的，我觉得可以直接 ...

加一个反相器，对于高速信号而言，也便宜，用BJT 上拉的方式不足取。只能针对低速。

使用特权

评论回复 赏
23楼
zyj9490| | 2016-12-1 18:08 | 只看该作者
hbsimon 发表于 2016-12-1 15:17
还有个问题要请教一下你，这个spi信号SDI、CS、SCKL是单片机经过隔离芯片出来到从芯片的，我觉得可以直接 ...

如果是低速信号，只不过降成本而已，如果高速信号，是一个败设计。

使用特权

评论回复 赏
24楼
hbsimon|  楼主 | 2016-12-1 18:26 | 只看该作者
zyj9490 发表于 2016-12-1 18:06
加一个反相器，对于高速信号而言，也便宜，用BJT 上拉的方式不足取。只能针对低速。 ...

我觉得目的应该不是做反相，因为不作反相软件也很容易识能别出来

使用特权

评论回复 赏
25楼
zyj9490| | 2016-12-1 18:29 | 只看该作者
hbsimon 发表于 2016-12-1 18:26
我觉得目的应该不是做反相，因为不作反相软件也很容易识能别出来

如果SPI的全部都做了反相，有理由是为电压转换。如果不是，就是反相而已。

使用特权

评论回复 赏
26楼
zyj9490| | 2016-12-1 18:31 | 只看该作者
这要跟隔离器的输入输出的逻辑关糸而定。

使用特权

评论回复 赏
27楼
hbsimon|  楼主 | 2016-12-1 18:33 | 只看该作者
zyj9490 发表于 2016-12-1 18:29
如果SPI的全部都做了反相，有理由是为电压转换。如果不是，就是反相而已。 ...

搞不懂啦，因为我试过直接连也是可以通信的，而且用自己画的PCB和软件测试过，都可行，不知道了。。。可能光测试不能发现潜在的问题吧

使用特权

评论回复 赏
28楼
linqing171| | 2016-12-1 19:38 | 只看该作者
隔离芯片反向了？ 这里再反向一次？

使用特权

评论回复 赏
29楼
hbsimon|  楼主 | 2017-1-5 09:23 | 只看该作者
linqing171 发表于 2016-11-28 21:40
今天仔细看了楼主的图。
确实大家说的是对的，就是为了关闭速度。
由于这个是单管驱动，而不是上下管驱动， ...

你好，今天对该电路做了一下测试，遇到了些问题，想请教一下你。对SPI信号加一串幅值为5V，宽度200uS的脉冲输入，在输出端可测得一个倒相的脉冲信号，如图1所示；但如果SPI加一个基准电平5V，下拉0V，宽度200uS的脉冲输入时，在输出端测不到输出，即三极管一直处于闭合状态，如图2所示。不知道什么原因？

QQ图片20170105091530.png (18.89 KB )

图1

图1

QQ图片20170105092409.png (17.66 KB )

图2

图2

使用特权

评论回复 赏
30楼
hbsimon|  楼主 | 2017-1-5 09:26 | 只看该作者
zyj9490 发表于 2016-12-1 18:08
如果是低速信号，只不过降成本而已，如果高速信号，是一个败设计。

你好，今天对该电路做了一下测试，遇到了些问题，想请教一下你。对SPI信号加一串幅值为5V，宽度200uS的脉冲输入，在输出端可测得一个倒相的脉冲信号，如图1所示；但如果SPI加一个基准电平5V，下拉0V，宽度200uS的脉冲输入时，在输出端测不到输出，即三极管一直处于闭合状态，如图2所示。不知道什么原因？

QQ图片20170105091530.png (18.89 KB )

图1

图1

QQ图片20170105092409.png (17.66 KB )

图2

图2

使用特权

评论回复 赏
31楼
zyj9490| | 2017-1-5 10:20 | 只看该作者
hbsimon 发表于 2016-12-1 18:33
搞不懂啦，因为我试过直接连也是可以通信的，而且用自己画的PCB和软件测试过，都可行，不知道了。。。可 ...

上拉电阻太大，来不及充电。且低电平宽度太小。上拉换成510欧，绝对可以。

使用特权

评论回复 赏
32楼
hbsimon|  楼主 | 2017-1-5 14:29 | 只看该作者
zyj9490 发表于 2017-1-5 10:20
上拉电阻太大，来不及充电。且低电平宽度太小。上拉换成510欧，绝对可以。 ...

经过测试，将33K换成510Ω的就行了，非常感谢！不过偶尔还是会丢一个脉冲。你能不能详细解释一下为什么上拉电阻太大就不行吗，我不太明白。

使用特权

评论回复 赏
33楼
hbsimon|  楼主 | 2017-1-5 14:43 | 只看该作者
zyj9490 发表于 2017-1-5 10:20
上拉电阻太大，来不及充电。且低电平宽度太小。上拉换成510欧，绝对可以。 ...

是不是三极管集电极和基极之间存在结电容，当SPI脉冲下降沿来时，电容C经过电阻RB充电，基极电压下降，但是电容还没来得及充好电，脉冲就结束了，导致三极管无法关断，可以这么理解吗？

QQ图片20170105144039.png (27.27 KB )

QQ图片20170105144039.png

使用特权

评论回复 赏
34楼
zyj9490| | 2017-1-5 14:55 | 只看该作者
本帖最后由 zyj9490 于 2017-1-5 15:03 编辑
hbsimon 发表于 2017-1-5 14:43
是不是三极管集电极和基极之间存在结电容，当SPI脉冲下降沿来时，电容C经过电阻RB充电，基极电压下降，但 ...

是的，或者是长线电容和负载电容导致的。还有BJT不要过包和运行，过包和，会产生纯延迟。上拉电阻为510欧时，基极电流近似于0.25MA，B=50算，可以调试即好是0.4V VCE.

使用特权

评论回复 赏
35楼
ridgepole| | 2017-1-5 17:26 | 只看该作者
hbsimon 发表于 2017-1-5 16:59
谢谢你的仿真，我之前也看见过类似的做法（第三种肖特基钳位晶体管），这里有个贴可看看，讲得很详细了ht ...


重新设置仿真，这种方式在频率低时是可以正常工作对关断速度有提升。我仿真假定SPI时钟频率为1M，这时肖特基的结电容就影响很大了。忽略电容的影响让电路仿真正常波形输出，但提速效果还是比不上第二种。

使用特权

评论回复 赏
36楼
timeless888888| | 2019-7-13 10:31 | 只看该作者
刚刚学到 这里先码一下，后面再看

使用特权

评论回复 赏
37楼
zyj9490| | 2019-7-13 12:09 | 只看该作者
第一张图是为了不要过度包和，不要进入深度包和。第二张图是为了快速放电，当低电平时，短路掉4.7k 电阻，这样，导通时的RC ,与载住时的RC是不一样的，慢导通，快载住。

使用特权

评论回复 赏
38楼
tianxj01| | 2019-7-13 15:34 | 只看该作者
下图不是箝位，箝位的根本不应该这么放置，这个目的是在SPI驱动端处于低电平时候，有略微的加速能力，可以抽取饱和的5551的基区电荷，实现饱和-关断的加速。不过，这样的用法，还不如并联一个合适小电容效果来得好。没有性价比。

使用特权

评论回复 赏
39楼
R2D2| | 2019-7-27 21:34 | 只看该作者
完全没有道理。

使用特权

评论回复 赏
下一页 »
123下一页
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则