M453VG6AE开发板GPIO测试

发表于 2016-11-27 09:28

11月3日参加了深圳的技术研讨会，顺便带回了M453VG6AE开发板，最近有个项目计划用M453VG6AE来开发，故对该开发板的GPIO做了一下测试。
1）PA11/10/7/6/5/4，PC15，PE0~PE13（VDDIO接了3.3V电源）不能进行正常输出控制，其余GPIO都可以正常进行输出控制；
2）用里面的例程 SPI_Flash 来测试PE10~PE13(SPI0)，结果这几个GPIO还是没有正常的输出。
有谁知道是何原因吗？
谢谢

发表于 2016-11-27 12:47

基于上述，又安装了IAR，在IAR下仿真该板；
直接查看寄存器，GPIO_PA_DOUT，寄存器的输出是正常的；
但是测量IO口的电平输出，没有变化，有测试用过这块板的高手在吗？

发表于 2016-11-27 16:18

库函数里肯定会有讲解这个怎么配置的吧

发表于 2016-11-27 17:20

刚才帮另外一个回答问题时候遇到了个内容，应该能解决你的困惑了，你可以去看库函数的gpio.h里面的内容，如下

复制

/**

 * [url=home.php?mod=space&uid=247401]@brief[/url]       Disable I/O Digital Input Path

 *

 * @param[in]   port        GPIO port. It could be PA, PB, PC, PD, PE or PF.

 * @param[in]   u32PinMask  The single or multiple pins of specified GPIO port.

 *                          It could be BIT0 ~ BIT15 for PA and PB GPIO port.

 *                          It could be BIT0 ~ BIT3, BIT6 ~ BIT11, BIT14 and BIT15 for PC GPIO port.

 *                          It could be BIT6, BIT7, BIT14 and BIT15 for PD GPIO port.

 *                          It could be BIT5 for PE GPIO port.

 *                          It could be BIT0, BIT1 and BIT4 ~ BIT8 for PF GPIO port.

 *

 * [url=home.php?mod=space&uid=266161]@return[/url]      None

 *

 * [url=home.php?mod=space&uid=1543424]@Details[/url]     Disable I/O digital input path of specified GPIO pin.

 */

#define GPIO_DISABLE_DIGITAL_PATH(port, u32PinMask) ((port)->OFFD |= ((u32PinMask)<<16))

上面是关于如何关闭GPIO功能的，但是你看到没，不是所有的管脚是这样的，，，，所以你说的那几个特别的管脚，应该就是系统这样设计的。

发表于 2016-11-27 17:39

楼上说的很对，并不是所有的端口配置都是一样的，而且内部可能会有所不同，这个是一定的，所有的ARM单片机貌似都有这种设计

发表于 2016-11-27 19:30

应该是几个特殊的管脚。

发表于 2016-11-28 10:57

学习了，原来这些管脚并不是完全都一样的

发表于 2016-11-30 16:28

用到了 VDDIO

发表于 2016-12-3 14:10

最后是啥情况，搞出来没

发表于 2016-12-3 14:29

M453的性能还不错，在使用库函数的时候一定要看每个函数的说明文件

发表于 2016-12-3 15:02

我在一个板子上用M451RG，没有发现异常。

发表于 2016-12-3 21:34

还是这样，没有结果

[技术问答] M453VG6AE开发板GPIO测试

相关帖子

浏览过的版块

技术高手奖章

湍急之河流

精华达人奖章

常驻人口

技术新星奖章

社区建设奖章

经常做客

技术奇才奖章

奔腾之江水

七世轮回

精英会员奖章